光通信用面発光レーザ(VCSEL)の高性能化 に関する研究

平成 15 年度

大礒, 義孝

第1章 序論

1.1	背景・・・・・・・・・・・・・・・・・・・・・・・
1.2	VCSELの特徴・・・・・・・・・・・・・・・・ 3
1.3	VCSELの研究の歴史と現状・・・・・・・・・・・5
1.4	本研究の目的と構成・・・・・・・・・・・・・・・9
	参考文献・・・・・・・・・・・・・・・・・・・・・11

第 2 章 上面発光型 0.85 µ m帯 VCSEL

2.1	緒言・・・・・・・・・・・・・・・・・・・・・・・16
2.2	VCSEL のレーザ発振条件・・・・・・・・・・・・ 16
2.3	0.85 µ m帯 VCSEL の作製・・・・・・・・・・ 29
2.4	作製工程・・・・・・・・・・・・・・・・・38
2.5	VCSEL の特性評価・・・・・・・・・・・・・・ 41
2.6	2次元アレーレーザ・・・・・・・・・・・・・48
2.7	まとめ・・・・・・・・・・・・・・・・・・55
	参考文献・・・・・・・・・・・・・・・・・・56

第3章 下面発光型 0.85 µ mVCSEL

3.1	緒言・・・・・・・・・・・・・・・・・・・・・・	58
3.2	下面発光型と上面発光型 VCSEL・・・・・・・・・	58
3.3	下面発光型 VCSEL の作製・・・・・・・・・・・・	60
3.4	下面発光型 VCSEL の素子特性・・・・・・・・・・	64
3.5	まとめ・・・・・・・・・・・・・・・・・・・・・・	72
	参考文献・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	73

第4章 wafer fusion 法を用いた 1.55 µ mVCSEL

4.1	緒言・・・・・・・・・・・・・・・・・・・・・ 75
4.2	VCSEL の長波長化へのアプローチ・・・・・・・ 75
4.3	wafer fusion 法・・・・・・・・・・・・・・ 77
4.4	接着ウェハの特性評価・・・・・・・・・・・・82
4.5	端面発光型半導体レーザの作製・・・・・・・・・87
4.6	1.55 µ m帯 VCSEL の検討・・・・・・・・・・ 89
4.7	1.55 µ m帯 VCSEL の作製・・・・・・・・・・ 96
4.8	1.55 µ m帯 VCSEL の特性・・・・・・・・・・・ 98

4.9	高出力化の検討	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	99
4.10	まとめ・・・・	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	101
	参考文献・・・	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	103

第5章 薄膜化 wafer fusion 法

5.1	緒言・・・・・・・・・・・・・・・・・・・・・・・・106
5.2	薄膜化 wafer fusion 法・・・・・・・・・・・・・・ 107
5.3	薄膜化 wafer fusion 法プロセスの検討・・・・・・・・ 108
5.4	接着ウェハの特性評価・・・・・・・・・・・・・・112
5.5	端面発光型半導体レーザの作製・・・・・・・・・・118
5.6	まとめ・・・・・・・・・・・・・・・・・・・・・・123
	参考文献・・・・・・・・・・・・・・・・・・・・・・・125

第6章 埋込み型 1.55 µ m帯 VCSEL

	6.1	緒言	•••	•	•	•••	•	•	•	•	• •	•	•	•	•	•	•	•	•	•	•	•	127
	6.2	埋込。	ን VC	SEI	└橇	瞔造	•	• •	• •	•	•	•	•	• •	• •	•	•	•	•	•	•	,	127
	6.3	横モ・	ー ド制	刂御	•	•••	•	•	•	•	• •	•	•	•	•	•	•	•	•	•	•	•	128
	6.4	埋込。	ን VC	SEI)作	製	• •	• •	•	•	•	•	• •	• •	•	•	•	•	•	•	,	132
	6.5	1.55 µ	」m帯	埋ì	∆∂	<u>⊁型</u>	V	CSE	ΞL	Ø	特	性	•••	•	•	•	•	•	•	•	•		139
	6.6	まと	め・・	•	•	••	•	•	•	•	• •	•	•	•	•	•	•	•	•	•	•	•	148
		参考	文献・	••	•	• •	•	•	•	•	•	••	•	•	•	•	•	•	•	•	•	•	149
第7章	結	論・	•••	•	•	•••	•	•	•	•	•••	•	•	•	•	•	•	•	•	•	•		150
		参考	文献・	• •	•	• •	•	•	•	•	•	••	•	•	•	•	•	•	•	•	•	•	154
本研究I	こ関連	重する	論文!	リス	(•	••	•	•	•	•	• •	•	•	•	•	•	•	•	•	•		157

第1章 序論

1.1 背景

近年、インターネットをはじめとした情報通信は、音声から画像、そして動画と大 量の情報を瞬時に伝送、処理することが必要となり、従来とは比べものなく大容量の 通信システムが要求されるようになってきた。このため、電気通信を主体としたエレ クトロニクスから、光ファイバ網をはじめとした光エレクトロニクス技術の進展が益々 重要性を増してきている。光通信技術を支えるデバイス、即ち、光源、変調器、光フ ァイバ、光アンプ、光検出器等は、世の性能要求が高まるにつれ、それぞれのデバイ スに様々な工夫が施され、その要求に応えてきた。そして現在では、40 Gbit/s の伝送 が研究開発段階に入り、信号を多重した伝送では Tbit/s レベルの伝送が報告されてい る。これらの光通信システムの光源として、広く用いられているのが半導体レーザで あり、現在では光通信のキーデバイスとして不動の地位を確立している。

半導体レーザの開発は、1958 年頃の Bascov らの一連の研究や Schawlow と Townes によるレーザ理論に端を発し¹⁾、1962 年における GaAs レーザの発振²⁻⁴⁾、1963 年の Kroemer による高注入キャリア密度達成のためのダブルヘテロ構造の提案⁵⁾、1970 年、 Alferov の GaAs/AlGaAs ダブルヘテロ構造による室温連続発振と続く⁶⁾(この業績によ リ Kroemer と Alferov は 2000 年にノーベル物理学賞受賞者となる)。1970 年代後半か らは、光ファイバが長波長帯(当時は 1.1 µ m)に低損失領域があることがわかると、 発振波長と格子整合の関係から InP 系の材料が開発され始めた。そして、光ファイバ を用いた光通信が本格的に検討されるに従い、半導体レーザへの要求条件が一段と厳 しさを増してきた。まず、レーザ発振の不安定動作を取り除くために、横モードの単 ー化を目指して多くの機関から様々な方法が提案された^{7,8)}。中でも埋込み構造(Buried Heterostructure:BH)⁹⁾は電流と光閉じ込めを同時にできるため、現代でも基本的な作製 方法と位置付けられている。次いで、動的に安定な単一縦モード動作が急務となると、 プラッグ反射型(Distributed Bragg Reflector : DBR)¹⁰⁾や分布帰還型(Distributed FeedBack : DFB)¹¹⁾が、多くの研究者の手によって開発された。そして、この単一縦モード通信 が確立されるとともに、今日の光通信の繁栄の根幹が揺るぎないものとなっていった。

さて、これまで述べてきた半導体レーザ構造の形態は、端面発光型(edge emitter) もしくは導波路型(waveguide)レーザと呼ばれ、基本的には基板面方向に平行な導波

1

路が形成されており、共振器の作製に欠かせないミラーとなる端面は、劈開によって 作られている。劈開とは結晶の面方位を利用することによって切断する手法で、原子 スケールで平坦性が確保されるため、良好な反射面を得ることができる。しかしなが ら、結晶を割りやすくするために 100 µ m程度まで薄くする必要があったり、劈開後 の端面に傷や汚れ等がつかないように十分に配慮しなければならない。また劈開後、 マウントして動作テストを行い、素子特性を調べることで初めてスクリーニングが可 能となるなど、この作業工程の多さのため製造コストを下げられないといった問題が 生じている。また素子作製後、光ファイバに接続する際、レーザの発光パターンが非 対称な形状をしているため、結合のトレランスが小さくなり、実装コストが下げられ ず、これも光通信用半導体レーザが電子デバイス並みに容易に普及しない大きな要因 となっている。

一方、これとはまったく構造の異なるものとして、基板面に垂直に共振器を形成し て、半導体レーザを作製しようという提案が伊賀らによって提案され、1979年に電流 注入により、初めてレーザ発振が確認され¹²⁾、面発光レーザ(Surface-Emitting Laser Diode) と命名された。この構造は劈開が不要で、ウェハ状態で素子のテストが可能で、かつ 光ファイバとの結合が容易といった特徴を持っていた。その後基板に水平に形成され た共振器からの出力光を 45 度の反射鏡や回折格子を使って上方に取り出すタイプの面 発光レーザも開発されるようになり¹³⁻¹⁴⁾、これと区別するために、垂直共振器 (Vertical-Cavity)と言う言葉が付加され、Vertical-Cavity Surface-Emitting Laser (VCSEL) と呼ばれる名前が一般的となった。以降、本論文で扱う垂直共振器型面発光レーザを VCSEL と略記することにする。



図 1.1 端面発光型レーザと面発光レーザ(VCSEL)の模式図

1.2 VCSEL の特徴

VCSEL の研究開発が活発化した要因は、従来の端面発光型レーザに対して以下のような優れた特徴があるためである。¹⁵⁾

- (1)プロセス前のウェハ段階で発振波長の予測が可能。
- (2)素子分離前にウェハ上でのテストが可能。
- (3)低閾値電流、かつ低消費電力動作。
- (4)低電流値で高速直接変調が可能。
- (5)短共振器構造のため単一縦モード動作。
- (6)対称狭出射ビームのため光ファイバとの高効率結合が可能。
- (7)高密度2次元アレー化が可能。
- (8)他のデバイスと集積化が可能。



図 1.2 2次元 VCSEL アレーの模式図

(1)は半導体多層膜ミラーを活性層の両側に挟んだ構造になっているため、結晶成長後、結晶表面から可変波長レーザや白色光、もしくはSLD(スーパールミネッセンスダイオード)といった光源を入射させて、その反射スペクトルを測定すれば共振器波長が予想可能となる。(2)は劈開をしないでも半導体レーザが作製出来ることによるもので、低コスト化を可能にする要因となる。(3)は極端にミラー損失を少なくした構造になっているため、低電流値で高効率が達成可能となる。端面発光型レーザに比

ベ素子抵抗が多少大きくても動作電流が小さいので、消費電力が小さくなる。また自 然放出光の制御可能な構造ともなっているため、自然放出光がレーザモードに寄与す る割合、いわゆる 値が桁違いに大きいことにより、低閾値電流化が実現していると いう報告もある¹⁶⁾。(4)は共振器体積が桁違いに小さいため、端面発光型レーザの 1/10 ~1/100 程度の低電流で 10 Gbit/s 高速変調が可能となっている^{17,18)}。また(5)は、端 面発光型レーザの縦モード間隔が数 nm に対して、VCSEL の縦モード間隔は短共振器 構造のため、約 50~100 nm 程度となり、反射ミラーの帯域内に共振器波長が一つしか 存在しないことによる。(6)は出射方向に対して、光閉じ込めが等方的な構造になっ ているため、遠視野像が対称性をなすことによる。これにより、光ファイバとの結合 が容易となり、結合効率が 90 %という報告もある¹⁹⁻²⁰⁾。(7)は VCSEL ならではの構 造的特徴のもので、2次元集積化可能なことから各々独立駆動可能な2次元のアレー レーザ²¹⁻²³⁾や、多波長アレーレーザ²⁴⁻²⁷⁾、位相同期レーザ^{28,29)}、といった試みも報 告されている。(8)は従来の半導体レーザでも可能であるが、劈開が不要で、かつ2 次元化による集積メリットが期待されることから電子デバイスとの集積等が報告され ている^{30,31)}。

以上のように、VCSEL は端面発光型レーザに比べて優れた特徴を有しているが、以 下に示すような解決すべき課題が残っている。

(9) VCSEL の結晶成長の際、高精度の膜厚制御が要求される。

- (10)2次元アレー化した場合、変調帯域が小さい。
- (11) 単一モード動作条件での光出力が小さい。
- (12)長波長帯(1.3~1.55µm帯)、赤色帯(0.6~0.7µm帯)の VCSEL の
 温度特性が悪い。

等である。

(9)は VCSEL の成長膜厚は、0.85 µmの短波長帯で約 7~9µmまで及び、レーザ の高性能な特性を得るためには、結晶成長中の組成の揺らぎを抑え、かつ成長膜厚を 1%程度以下まで制御する必要がある。これは VCSELを構成する各層の膜厚揺らぎが、 数原子層以内であることに相当し、成長装置に高精度な膜厚制御性が要求される。ま た、結晶成長ごとの膜厚変化は、成長原料の残留量依存性や配管温度の変化、基板の 温度分布、基板の厚さなど様々な要因が考えられ、高精度な膜厚制御を再現すること は難しい。このため成長中に膜厚をモニターすることで解決する試みもなされている ³²⁾。(10)は、2次元アレー化にした場合、配線長の延長に伴う寄生容量の増加によ るものである。これにより電気的に変調帯域の制限が生じる。現在、光源に要求され る変調帯域は数 GHz にまで及ぶため、素子単体の電気容量は配線も含めて、サブ pF 以下の値が必須となる。(11)は、光の出射側の反射率が高い構造となっており、か つ横モードの光の閉じ込めが難しい構造となっているためである。(12)は長波長帯、 赤色帯ともに高反射率、低熱抵抗、低光吸収に優れたミラーとなる材料に乏しく、ま た大きなバンドオフセットを有するクラッド層の材料にも乏しいため、活性層自体の 特性温度が低い材料系となっているためである。

1.3 VCSEL 研究の歴史と現状

VCSEL は光の進行方向の利得領域長が端面発光型レーザの典型的な 200~300 µ m 程度にくらべて、数百 と 1/10000 程度以下であるため、レーザ共振器のQ値を同等 にするには、光を何度も往復させる必要がある。このため、端面での光の反射率を高 めることがレーザ発振を得る必須条件となる。1979 年、最初に 77 Kパルス動作でレ ーザ発振が確認された構造は、InP 基板上に活性層を成長し、上下の両面に 90 %程度 の反射率を持つ金の薄膜を蒸着させて反射器を形成していた ¹²⁾。その後、特性温度の 良い GaAs 系活性層の材料で研究が行われ、1988 年、誘電体多層膜を用いて DBR 構造 を形成し、GaAs 基板上の VCSEL で室温連続動作が確認され、その翌年に報告された ³³⁾。しかしながら、閾値電流や光出力等の特性において端面発光型レーザに対して大 きな優位性を示すまでには至らなかった。



図 1.3 誘電体多層膜を用いた VCSEL 構造





図 1.4 半導体多層膜を用いた VCSEL ₍

層はたった 1 層の量子井戸(厚さ 80))を採用し、光励起であるが室温連続発振が 報告された。その後、直ぐに電流注入における室温連続動作で、閾値電流 1.2 mA とい う驚異的な値を達成している³⁵⁾。このことは分子線エピタキシャル成長法(Molecular Beam Epitaxy: MBE) や有機金属気相成長法(Metal Organic Chemical Vapor Deposition: MOCVD)といった半導体薄膜エピタキシャル成長の技術で、界面散乱や膜厚の揺ら ぎの少ない 99.9%程度の高反射率を有する半導体多層膜ミラーが作製可能であること を意味していた。また、全 VCSEL 構造を結晶基板上に一回のエピタキシャル成長で 作製可能で、かつ簡便なプロセスを施すだけで半導体レーザが作製できるという特徴 を有し、しかも驚くほどその特性がよいことで注目を浴び、世界中の研究機関で VCSEL の研究開発に火がついた。Jewell らの VCSEL は、0.98 µm帯に発光のピークを有する 光学利得に優れた圧縮歪みを有する InGaAs という材料を活性層に採用しており、これ が基板に透明な波長帯であっため VCSEL の作製が容易であったという点からも、優 れた着眼点があったと言える^{36,37)}。しかしながら、1990年代半ばから VCSEL の発振 波長は、他の光学部品や光検出器の整合性から、0.85 μm帯 VCSEL が開発の主役に 躍り出ることになる³⁸⁾。 0.85 µ m 帯は 0.98 µ m に比べて光学利得は多少劣るが、Si のフォトダイオードで受光できる波長で、また 0.8µm帯の端面発光型半導体レーザの 開発が、0.98μmに比べて先行していた経緯があるため、レンズ等の光学部品が揃っ ていたことが大きな優位点となった。そして、1999 年、VCSEL としては 0.85 µ m帯 のみが IEEE の 1 Gbit イーサーネットの光源の標準化に採用された。

さて、Jewell の発表以降の具体的な研究経過についてふれる。1990 年代前半は、高 抵抗層である p 型半導体多層膜の低抵抗化のためのアプローチが盛んに議論された。

6

これは GaAs と AIAs の界面のバンドギャップの不連続性のためで、特に p 型において 電気的に高抵抗となり、ドープ量を増やして抵抗を下げると反対に光の吸収が増え、 閾値電流の増加やスロープ効率の減少といったドーパント量に対する、いわゆるトレ ードオフの関係があったためである。1990 年代初頭には、VCSEL の作製のエピタキ シャル成長法として MBE 法が多く用いられ、p 型 DBR の様々な構造が提案された³⁹⁻⁴³)。 その後、電子デバイスの高濃度ドーピング材料として注目されていた C (カーボン) ドーピング⁴³)が p 型 DBR に導入され、これにより AIAs 層への高ドーピングが可能と なり、DBR の低抵抗化が行われて VCSEL の一層の特性改善が見られた⁴⁵⁾。その後こ の C ドーピングの出現により、C ドーピングが比較的容易な MOCVD 法が MBE 法に とって代わり、VCSEL の結晶成長法として主流になっていく。そして、この頃から VCSEL のデバイスの性能指数として、電力変換効率が盛んに議論されるようになり、 変換効率で 12.3 %⁴⁶⁾、17.3 %⁴³⁾、21 %⁴⁷⁾と改善の報告がされ、端面発光型レーザと比 べて遜色ない値を達成した。しかもこの値が低消費電力動作で得られたことから VCSEL の市場価値が不動のものとなっていった。



図 1.5 選択酸化法を用いた VCSEL

更に 1994 年、VCSEL にとって特筆すべ き作製手法が報告された。これ以前におけ る VCSEL の横方向の電流狭窄構造はプロ トン注入によって形成された報告が多く、 VCSEL は、いわゆる利得導波路構造とな っていた。このため、発振モードや素子の 長期動作の信頼性において不安視する声が 上がっていた。そうした中、テキサス大や 米国 Sandia National Lab.のグループにより、 DBR 層内の AIAs、一層のみを選択酸化し、 狭窄構造を設けるという作製技術が登場し

た⁴⁸⁻⁴⁹。 これは以前から Holonyak らが提案していたエピタキシャル成長層内の AIAs だけを横方向から水蒸気で酸化させ Al₂O₃ という絶縁物に変化させる手法で⁵⁰、選択 酸化法と呼ばれ、これを VCSEL に導入したものである。形成された Al₂O₃ 層は、単に 電流狭窄層になるだけでなく、膜そのものの屈折率が小さくなるため、VCSEL におい て弱い屈折率導波路構造が形成されるといった効果も伴っていた。更に高抵抗層であ る p 型半導体多層膜層内の電流パスが、いわゆる漏斗型となり電流パスの広がりによ り、一段と素子の抵抗低減にも寄与し、 0.98μ m帯で電力変換効率 50 %という驚異的 な値が達成された⁴⁹。その後 0.85μ m帯でも 57 %という値が報告され⁵¹⁾、低消費電 力素子として認識されるようになった。こういった 90 年代の研究開発の経過をたどり、 今日の光インターコネクション用として 0.85μ m帯 VCSEL が実用化の域に達するま でに至った。また同時に選択酸化は、活性層を外気に露出させない製法のため、表面 再結合速度の影響を受けず、また発光径を微細にしても、光の回折損失も小さく出来 ることから、発光径の微細化によるレーザの低閾値電流化も盛んに行われ、 0.7 mA^{52} 、 0.2 mA^{53} とサブミリアンペア動作が報告された後、更に 91 μ A⁵⁴、40 μ A⁵⁵⁾、8.5 μ A⁵⁶⁾とマイクロアンペア領域まで低閾値化が達成された。

また、その他のレーザ特性改善も盛んに研究され、高光出力化のアプローチとして、 多モードであるが 200 mW の出力が達成され ⁵⁷⁾、また 1000 個の 2 次元アレーを用いて 連続出力 2 W という値が報告された ⁵⁸⁾。また、傾斜基板を用いた偏波制御 ⁵⁹⁾、単一横 モードでの高出力化 ⁶⁰⁾など、VCSEL の更なる高性能化に向けて、現在でも多くの取り 組みがなされている。

一方、その他の波長帯も 0.85 µ m帯には及ばないが精力的に検討が行われており、 POF (Plastic Optical Fiber)用の光源として 0.6 µ m帯の赤色 VCSEL の室温連続発振が 1994 年に報告され⁶¹⁾、1997 年には 85 の連続動作が達成された⁶²⁾。しかしながら、 赤色 VCSEL は、端面発光型レーザでも主要な問題となっている活性層の特性温度の 問題をそのまま引き継ぎ、未だにこれ以上の高温動作が達成されていない。これは活 性層に対してバンドオフセットの大きい適当な材料がないためで、高温時に注入され た電子がクラッド層へオバーフローしてしまうためである。

また、レーザプリンタ用として検討されている 0.78 μ mVCSEL は、2次元アレー化 を酸化狭窄法によって、素子間 3 μ m ピッチ程度の高密度に作製する試みがなされお リ⁶²⁾、実用化の一歩手前の状態となっている。また、次世代の長距離用 10 Gbit イーサ ーネットや WDM(Wavelength-Division-Multiplexing)用光源、波長可変光源として、1.3 もしくは 1.55 μ m帯の長波長帯 VCSEL といったものが、ユーザーからの要望も後押 しして、研究開発が活発化している。長波長帯は InP 基板に格子整合し、熱伝導率が よく、高反射率が可能な半導体多層膜層の作製が難しく、このため材料面や作製プロ セスからのアプローチが盛んで、各研究機関が独自に様々な構造を提案している⁶³⁻⁶⁸⁾。 1.3 μ m帯は 0.85 μ m帯で実績のある GaAs/AIAs を用いて、GaAs 基板に整合した GaInNAs⁶³、GaAsSb⁶⁴、InAs (InGaAs)量子ドット⁶⁵といった発光材料が検討され、特

8

に 2001 年に入り、デバイス特性が飛躍的に進歩し、GaInNAs を用いた VCSEL で 10 Gbit の伝送の報告がなされている⁶³⁾。一方 1.55 µ m帯は GaAs 基板に格子整合した発光材 料が乏しいため、新材料探索といった結晶方面からのアプローチよりは、デバイス作 製に工夫をこらした報告がされている⁶⁶⁻⁶⁹⁾。またこの波長帯は WDM システムへの適 用という点から MEMS (Micro-Electro-Mechanical-Systems)といったものと組み合わせ た波長可変レーザへの応用等の研究開発が活発化してきている^{70,71)}。

以下に主な VCSEL のトピックスを表 1.1 にまとめる。

年代	波長	トピックス	特性	文献
1979	1.3 µ m	VCSEL の動作確認	77 K、パルス動作	12
1988	0.88 µ m	誘電体多層膜を用いた GaAs 系 VCSEL	室温 CW、I _{th} =36 mA	33
1989	0.98 µ m	半導体多層膜を用いた VCSEL	室温 CW、I _{th} =1.2 mA	35
1991	0.85 µ m	イオン注入型 VCSEL	室温 CW、I _{th} =2.9 mA	38
1994	0.6 µ m	赤色 VCSEL の初の室温 CW 動作	室温 CW、I _{th} =1.2 mA	61
1994	0.98 µ m	選択酸化型 VCSEL	変換効率 50%	49
1996	0.85 µ m	AIGaAs 基板を用いた下面発光型 VCSEL	室温 CW、I _{th} =1.6 mA	本論文
1997	0.85 µ m	電力変換効率レコード	変換効率 57%	51
1995	1.55 µ m	長波長帯 VCSEL で初の室温 CW 動作	室温 CW、I _{th} =2.3 mA	66
1996	1.55 µ m	長波長帯で2番目の室温 CW 動作	室温 CW、I _{th} =8.8 mA	本論文
2000	1.3 µ m	GaInNAs 活性層を用いた VCSEL	10 Gbit 伝送	63
2001	1.5 µ m	長波長帯最小閾値電流、単一横モード動作	I _{th} =0.38 mA	本論文

表 1.1 主な VCSEL の研究発表

このように VCSEL は 1979 年のレーザ動作確認以来、多くの研究者が精力的に研究 に取り組み、20年のときを経て漸く実用化への一歩を踏み出した。しかしながら、各々 の波長域で、未だに解決すべき問題が散在している。

例えば、光通信用に限っても、0.85µm帯では、VCSEL の特徴の1つである2次元 アレー化した際生じる問題はあまり議論されず、その解決法も示されていなかった。 また石英系の光ファイバの最低損失波長領域である 1.55µm帯 VCSEL は、素子の特 性としての温度特性、光出力、横モード制御等が十分に達成されていない。

1.4 本研究の目的と構成

本研究は、VCSELの研究開発の歴史と現状を踏まえて、光通信用として用いる 0.85、 及び 1.55 µ m帯 VCSEL の高性能化を目的とする。0.85 µ m帯 VCSEL においては、2 次元アレー化した際生じる様々な問題を抽出し、その解決法として下面発光型 VCSEL を提案し、その優位性を実証することを目的とする。また石英系の光ファイバの最低 損失波長領域である 1.55 µm帯 VCSEL の特性を改善するため、室温連続発振を目的 とし、更にその特性を改善する手段を検討し、単一横モード動作で連続発振、そして 温度特性の改善を目的とする。

まず、第2章において 0.85µm帯の上面発光型 VCSEL の基本的な特性について解析し、VCSEL の基本的な性能について論じる。次に第3章において、2次元集積化した場合に大きなメリットが発揮される下面発光型の 0.85µm帯 VCSEL を取り上げる。 0.85µm帯は GaAs 基板上に作製されるのが一般的であるが、GaAs 基板はこの発振波 長に対して透明でないため、ここでは AIGaAs 基板を用いた VCSEL を提案し、その作 製法について検討を行い、最後に下面型の利点を踏まえたレーザ特性について述べる。

第4章からの後半は石英系光ファイバの最低損失波長帯である 1.55 µm帯 VCSEL 実現の可能性について明らかにする。次世代 10 Gbit/s イーサーネットや WDM、可 変波長光源として有望な 1.55 µm帯の波長においても、VCSEL が実現可能となる作製 方法と構造について提案し、そのデバイス特性について論じる。第4章は、長波長帯 VCSEL を作製する上で重要と考えられる InP と GaAs を直接接着する wafer fusion 法に ついて言及し、その得られた結果をもとにして、1.55 µm帯 VCSEL の特性について述 べる。第5章では、横モード制御を目的とした埋込み型 VCSEL を取り上げ、それを 実現するための手法として有効な薄膜化 wafer fusion 法について提案し、埋込み型 VCSEL への適用の可能性を探る。そして、第6章において薄膜化 wafer fusion 法を用 いて 1.55 µm帯埋込み VCSEL 作製し、その特性についてふれ、埋込みの効果につい て論じる。最後に第7章で本論文のまとめと今後の展開について述べる。

10

【第1章 参考文献】

- 1) A. L. Schawlow, and C. H. Townes, Phys. Rev., 112, 1940 (1958)
- R. N. Hall, G. E. Fenner, J. D. Kingsley, T. J. Soltys, and R. O. Carlson, Phys. Rev. Lett., 9, 366 (1962)
- 3) M. I. Nathan, W. P. Dumke, G. Burns, F. H. Dill, Jr., and G. Lasher, Appl. Phys. Lett., 1, 62 (1962)
- 4) N. H. Holonyak Jr., and S. F. Bevacqua, Appl. Phys. Lett., 1, 82 (1962)
- 5) H. Kroemer, Proc. IEEE, 51, 603 (1963)
- Zh. I. Alferov, V. M. Andreev, D. Z. Garbuzov, Yu. V. Zhilyaev, E. P. Morozov, E. L. Portnoi, and V. G. Trofim, Fiz. Tekh. Poluprov., 4, 1826 (1970)
- 7) H. Namizaki, H. Kan, M. Ishii, and A. Ito, J. Appl. Phys., 45, 2785 (1974)
- M. Nakamura, K. Aiki, J. Umeda, N. Chinone, and H. Nakashima, 1977 Int. Conf. on Integrated Optics and Optical Fiber Communication, A-6-2 (1977)
- 9) T. Tsukada, J. Appl. Phys., 45, 4899 (1974)
- F. Koyama, Y. Suematsu, S. Arai, and T. Tanbun-Ek, IEEE Quantum Electron., 19, 1042 (1983)
- 11) M. Nakamura, K. Aiki, J. Umeda, and A. Yariv, Appl. Phys. Lett., 27, 403 (1975)
- 12) H. Soda, K. Iga, C. Kinoshita, and Y. Suematsu, Jpn. J. Appl. Phys., 18, 2329 (1979)
- 13) Z. L. Liau, and J. N. Walpole, Appl. Phys. Lett., 50, 528 (1987)
- 14) S. H. Macomber, J. S. Mott, R. J. Noll, G. M. Gallatin, E. J. Gratrix, and S. L. Odwyer-killeen, Appl. Phys. Lett., 51, 472 (1987)
- 15)伊賀健一、小山二三夫共著、面発光レーザ、オーム社(1990)
- 16) Y. Yamamoto, S. Machida, and G. Bjork, Phys. Rev. A, 44, 657 (1991)
- 17) Y.-G. Zhao, J. G. McInerney, and R. A. Morgan, IEEE Photon. Technol. Lett., 7, 1231 (1995)
- 18) K. L. Lear, A. Mar, K. D. Choquette, S. P. Kilcoyne, R. P. Schneider, Jr., and K. M. Geib, Electron. Lett., 32, 458 (1996)
- U. Fiedler, G. Rener, P. Schnitzer, and K. J. Ebeling, IEEE Photon. Technol. Lett., 8, 746 (1996)

- 20) K. Tai, G. Hasnain, J. D. Wynn, R. J. Fischer, Y. H. Wang, B. Weir, J. Gamelin, and A. Y. Cho, Electron. Lett., 26, 1628 (1990)
- 21) J. Heinrich, E. Zeeb, and K. J. Eeling, IEEE Photon. Technol. Lett., 9, 1555 (1997)
- 22) R. A. Morgan, G. D. Guth, C. Zimmer, R. E. Leibenguth, M. W. Focht, J. M. Freund, K. G. Glogovsky, T. Mullally, F. F. Judd, and M. T. Asom, IEEE Photon. Technol. Lett., 6, 913 (1994)
- B. Moller, E. Zeeb, T. Hackbarth, and K. J. Ebeling, IEEE Photon. Technol. Lett., 6, 1056 (1994)
- 24) C. L. Chua, R. L. Thornton, D. W. Treat, and R. M. Donaldson, IEEE Photon. Technol. Lett., 10, 917 (1998)
- 25) S. Y. Hu, S. Z. Zhang, J. Ko, J. E. Bowers, and L. A. Coldren, Electron. Lett., 34, 768 (1998)
- 26) S. Y. Hu, E. R. Hegblom, and L. A. Coldren, Electron. Lett., 34, 189 (1998)
- 27) A. Fiore, Y. A. Akulova, J. Ko, E. R. Hegblom, and L. A. Coldren, Appl. Phys. Lett., 73, 282 (1998)
- 28) R. A. Morgan, K. Kojima, T. Mullally, G. D. Guth, M. W. Focht, R. E. Leibenguth, and M. Asom, Appl. Phys. Lett., 61, 1160 (1992)
- 29) Y. J. Yang, T. G. Dziura, T. Bardin, Ss. C. Wang, R. Fernandez, and A. S. H. Liao, Appl. Phys. Lett., 62, 600 (1993)
- 30) M. Orenstein, E. Kapon, J. P. Harbison, L. T. Florez, and N. G. Stoffel, Appl. Phys. Lett., 60, 1535 (1992)
- N. K. Dutta, D. T. Nichols, D. Vakhshoori, D. L. Sivco, and A. Y. Cho, Appl. Phys. Lett., 67, 588 (1995)
- 32) S. A. Chalmers, and K. P. Killeen, Appl. Phys. Lett., 62, 1182 (1993)
- 33) F. Koyama, S. Kinoshita, and K. Iga, Appl. Phys. Lett., 55, 221 (1989)
- 34) J. L. Jewell, K. F. Huang, K. Tai, Y. H. Lee, R. J. Fisher, S. L. McCall, and A. Y. Cho, Conference on Lasers and Electro-Optics'89 (CLEO'89), PD-14 (1989)
- 35) J. L. Jewell, A. Scherer, S. L. McCall, Y. H. Lee, S. J. Walker, J. P. Harbison, and L. T. Florez, Electron. Lett., 25, 1123 (1989)
- 36) J. L. Jewell, J. P. Harbison, A. Scherer, Y. H. Lee, and L. T. Florez, IEEE J. Quantum Electron., 27, 1332 (1991)

- 37) R. S. Geels, S. W. Corzine, and L. A. Coldren, IEEE J. Quantum Electron., 27, 1359 (1991)
- 38) R. A. Morgan, L. M. F. Chirovsky, M. W. Focht, G. Guth, M. T. Asom, R. E. Leibenguth, K. C. Robinson, Y. H. Lee, and J. L. Jewell, Proc. SPIE, 1562, 149 (1991)
- 39) R. F. Kopf, E. F. Schubert, S. W. Downey, and A. B. Emerson, Appl. Phys. Lett., 61, 1820 (1992)
- 40) E. F. Schubert, L. W. Tu, G. J. Zydzik, R. F. Kopf, A. Benvenuti, and M. R. Pinto, Appl. Phys. Lett., 60, 466 (1992)
- 41) K. Kojima, R. A. Morgan, T. Mullaly, G. D. Guth, M. W. Focht, R. E. Leibenguth, and M. T. Asom, Electron. Lett., 29, 1771 (1993)
- 42) M. G. Peters, D. B. Young, F. H. Peters, J. W. Scott, B. J. Thibeault, and L. A. Coldren, IEEE Photon. Technol. Lett., 6, 31 (1994)
- 43) M. G. Peters, B. J. Thibeault, D. B. Young, A. C. Gossard, and L. A. Coldren, J. Vac. Sci. Technol. B, 12, 3075 (1994)
- 44) G. Reiner, E. Zeep, B. Moller, M. Ries, and K. J. Ebeling, IEEE Photon. Technol. Lett., 7, 730 (1995)
- 45) B. T. Cunningham, G. E. Stillman, and G. S. Jackson, Appl. Phys. Lett., 56, 361, (1990)
- 46) K. L. Lear, and S. A. Chalmers, IEEE Photon. Technol. Lett., 5, 972 (1993)
- 47) K. L. Lear, R. P. Schneider, K. D. Choquette, S. P. Kilcoyne, J. J. Figiel, and J. C. Zolper, IEEE Photon. Technol. Lett., 6, 1053 (1994)
- 48) D. L. Huffaker, D. G. Deppe, K. Kumar, and T. J. Rogers, Appl. Phys. Lett., 65, 97 (1994)
- 49) K. L. Lear, K. D. Choquette, R. P. Schneider, S. P. Kilcoyne, and K. M. Geib, Electron. Lett., 31, 208 (1995)
- 50) F. A. Kish, S. J. Caracci, N. Holonyak, and J. M. Dallesasse, Appl. Phys. Lett., 59, 1755 (1991)
- 51) R. Jager, M. Grabherr, C, Jung, R. Michalzik, G. Reiner, B. Weigl, and K. J. Ebeling, Electron. Lett., 33, 330 (1997)
- 52) R. S. Geels, and L. A. Coldren, Appl. Phys. Lett., 57, 1605 (1991)

- 53) T. Numai, T. Kawakami, T. Yashikawa, M. Sugimoto, Y. Sugimoto, H. Yokoyama,K. Kasahara, and K. Asakawa, Jpn. J. Appl. Phys. Part 2, 32, L1533 (1993)
- 54) D. G. Deppe, D. L. Huffaker, J. Shin, and H. Deng, IEEE Photon. Technol. Lett., 7, 965 (1995)
- 55) D. L. Huffaker, L. A. Graham, H. Deng, and D. G. Deppe, IEEE Photon. Technol. Lett., 8, 974 (1996)
- 56) G. M. Yang, M. MacDougal, and P. D. Dapkus, Electron Lett., 31 886 (1995)
- 57) M. Grabherr, B. Wegi, G. Reiner, R. Michalzik, M. Miller, and K. J. Ebeling, Electron Lett., 32, 1723 (1996)
- 58) D. Francis, H. -I. Chen, W. Yuen, G. Li, and C. Chang-Hasnain, Proc. 16th IEEE Int. Semiconductor Laser Conf., TuE3, 99 (1998)
- 59) K. Tateno, Y. Ohiso, C. Amano, A. Wakatsuki, and T. Kurokawa, Appl. Phys. Lett., 70, 3395 (1997)
- 60) A. J. Fischer, W. W. Chow, D. K. Serkland, A. A. Allerman, K. M. Geib, K. D. Choquette, Proc. CLEO 2001, CTuB1, 106 (2001)
- R. P. Schneider, Jr., K. D. Choquette, J. A. Lott, K. L. Lear, J. J. Figiel, and K. J. Malloy, IEEE Photon. Technol. Lett., 6, 313 (1994)
- 62) M. H. Crawford, K. D. Choquette, H. Q. Hou, R. J. Hickman, K. M. Geib, and B. E. Hammons, IEEE/LEOS, Summer Top. Meet. MC1, (1997)
- 63) R. L. Naone, A. W. Jackson, S. A. Feld, D. Galt, K. J. Malone, and J. J. Hindi, Proc. CLEO, CPD-13-1 (2001)
- 64) M. Yamada, T. Anan, K. Kurohara, K. Nishi, K. Tokutome, and A. Kamei, Electron. Lett., 36, 637 (2000)
- 65) D. L. Huffaker, H. Deng, and D. G. Deppe, IEEE Photon. Technol. Lett., 10, 185 (1998)
- 66) D. I. Babic, K. Streubel, R. P. Mirin, N. M. Margalit, J. E. Bowers, E. L. Hu, D. E. Mars, L. Yang and K. Carey, IEEE Photon. Technol. Lett., 7, 1225 (1995)
- 67) M. Ortsiefer, R. Shau, G. Bohm, F. Kohler, J. Robkof, G. Steinle, C. Degen, and M.-C. Amann, Proc. 27th Eur. Conf. Optical Communication, ECOC2001, PD. F. 1.11, 44 (2001)
- 68) A. Karim, J. Piprek, P.Abraham, D. Lofgreen, Y. J. Chiu, and J. E. Bowers, IEEE J.

Select. Topics Quantum Electron., 7, 178 (2001)

- 69) S. Nakagawa, E. Hall, G. Almuneau, J. K. Kim, D.Buell, H. Kromer, and L. A. Coldren, IEEE J. Select. Topics Quantum Electron., 7, 224 (2001)
- 70) D. Vakhshoori, P. Tayebati, Chih-Cheng Lu, M. Azimi, P. Wang, Jiang-Huai Zhou, and E. Canoglu, Electron. Lett., 35, 900 (1999)
- 71) C. J. Chang-Hasnain, Proc. Int. Conf. on Indium Phosphide and Related Materials, 13th IPRM, 17 (2001)

第2章 上面発光型 0.85 µ m帯 VCSEL

2.1. 緒言

本章では GaAs 系の 0.85 µ m帯の上面発光型 VCSEL を取り上げる。先ず基本的な VCSEL の特性について、解析により推測し、デバイスの設計指針を明らかにする。計 算は VCSEL の本質を理解するために、まず近似的な解析を行う。その後、実際に得 られた特性から詳細な検討を行う。VCSEL は半導体レーザの一種であるため、その発 振条件や動作原理は端面発光型レーザと本質的に変わらない。しかしながら、活性層 体積が極端に小さいこと、実効共振器長が短いこと、端面反射率が極めて高いこと等、 構造に起因して幾つか留意する点に違いが生じる。

2.2 VCSEL のレーザ発振条件

VCSEL のレーザ発振を実現するため、まずレーザ発振条件として閾値電流密度と活 性層厚の関係を示し、その後、発光効率について議論する。また、高反射膜を得るた めのブラッグ反射鏡の原理とその算出法、そこから導き出される電界分布、そして光 閉じ込め係数について言及する。

2.2.1 閾値電流密度¹⁾

VCSEL の閾値利得 g_{th} は、ファブリペロー共振器を有する端面発光型レーザと同様 に記述すると、利得(実効共振器内で有効な利得)と共振器内の全損失(共振器内損 失と端面のミラー損失)が釣り合うように

$$\Gamma_{v} \cdot \Gamma_{t} \cdot L_{eff} \cdot g_{th} = L_{eff} \cdot \alpha_{i} + \frac{1}{2} \cdot \ln(\frac{1}{R_{t} \cdot R_{b}})$$
(2.1)

と記述できる。ここで L_{eff} は実効キャビティ長、 R_t 、 R_b は上面、下面での反射率、 α_i は 実効キャビティ長内の、活性層、クラッド層(スペーサ層)及びミラー反射鏡の平均 吸収損失、 Γ_v は縦方向の光の閉じ込め係数で、 Γ_i は横方向の光の閉じ込め係数である。

ここで、利得gを注入キャリア密度に対して線形近似すると閾値利得
$$g_{th}$$
は $g_{th} = A_0 \cdot N_{th} - \alpha_{in}$ (2.2)
と表される。ここで A_0 は微分利得係数、 α_{in} は過剰損失で、キャリアが注入されてい

ない場合の媒質の損失を表す。そこで閾値電流密度 J_{th} と閾値キャリア密度 N_{th} の関係を

$$J_{th} = \frac{e \cdot d \cdot N_{th}}{\tau_s} \qquad (2.3), \qquad \tau_s = 1/(B_{eff} \cdot N) \qquad (2.4)$$

で表す。ここで e は電子の電荷、d は活性層厚、 τ_s は電子、正孔の再結合寿命時間、 B_{eff} は実効再結合係数を示す。この4 式より J_{th} は

$$J_{th} = \frac{e \cdot d \cdot B_{eff}}{A_0^2} \left[\alpha_{in} + \frac{1}{\Gamma_v \cdot \Gamma_t} \left\{ \alpha_i + \frac{1}{2} \cdot \ln(\frac{1}{R_t \cdot R_b}) \right\} \right]^2$$
(2.5)

となり、ここで GaAs の場合の係数、 B_{eff} =1.2×10⁻¹⁰ cm³/s、 A_0 =3×10⁻¹⁶ cm²、 α_i =40 cm⁻¹、 α_{in} =400 cm⁻¹²⁾、それと横方向の閉じ込め係数 Γ_i は簡便のために1とし、2.2.5 項で後 述するが L_{eff} を 0.8µmとすると、活性層厚 d と閾値電流密度 J_{th}の関係が図 2.1 のよう に求まる。この記述には活性層を量子井戸構造にした場合の量子効果による利得増加 の効果、また実効キャビティ内の活性層の位置関係による閉じ込め係数 Γ_v の変化等が 考慮に入っていない。しかしながら、何れも閾値電流密度を小さくする方に働くこと から、上下の反射率の自乗平均 R_mが 99.7%程度以上、 α_i が 40 cm⁻¹程度、かつ最適な 活性層厚を用いれば、端面発光型レーザとほぼ同様の 1~2 kA/cm² 程度の閾値電流密 度でレーザ動作が見込まれることがわかる。室温で連続発振させるためにはこの値が



図 2.1 VCSEL の平均反射率、活性層厚と閾値電流密度の関係

目安となる。なぜならこれ以上の値の電流密度では、利得飽和の領域に達すること、 また VCSEL が熱抵抗の高い構造となっているため、高注入時における活性層の温度 上昇が無視できなくなり、光学利得に式(2.2)で示した線形近似による記述を適用す ることが不可能となるからである。

以上より、VCSEL のレーザ発振動作を得るためには 99 %以上の高反射率を有する ミラーを作製する事が必須条件であることがわかる。

2.2.2 発光効率と光出力

VCSEL は高反射率なミラーで構成されることから、当初、端面発光型レーザに比べ て極端に発光効率が低く、光出力が小さい事が予想されていた。ここでは VCSEL の 光出力について論じてみる。出射側(上面側)の外部微分量子効率η_{dt}は端面発光型レ ーザと同様に内部量子効率η_iを用いて、

$$\eta_{dt} = \eta_i \frac{\ln(1/R_t)}{2\alpha_i L_{eff} + \ln(1/R_t \cdot R_b)}$$
(2.6)

と表される。そこで単位面積あたりの上面からの光出力 P_t は、熱による出力飽和を無 視すると、

$$P_{t} = (J_{i} - J_{th}) \cdot \frac{h \cdot c}{e \cdot \lambda_{0}} \cdot \eta_{i} \cdot \frac{\ln(1/R_{t})}{2\alpha_{i} \cdot L_{eff} + \ln(1/R_{t} \cdot R_{b})}$$
(2.7)



となる。J_i は注入電流密度、 ₀ は発振 波長である。ここでは自然放出光によ る光出力の項は省略した。この式より、 下面側の反射率 R_b を 0.999 とし出力側 の上面の反射率 R_t を変えたときの、光 出力と注入電流との関係は図 2.2 のよう になる。ここでは平均内部損失 α_i を 40 cm⁻¹ とし、VCSEL の出射径を 10×10µ m² とした。この図からわかるように、 反射率が高いと閾値電流は小さくなる が外部微分効率が低下するため、光出 力の点では不利になる。出射側の反射 率 R_t を 0.995 とすると、注入電流 3 mA と非常に小さい値において、mW 級 (ここでは 1~2 mW 程度)の光出力が得られるこ とがわかり、光インターコネクション用として、実用上必要とされる値を容易に得ら れることがわかる。次に図 2.3 に 10×10 μ m²素子において、一定の光出力時における R_t と注入電流の関係を示す。この図から、ある光出力を与えた場合、駆動電流を最小 にするような最適な反射率が存在し、その最適な反射率 R_t は光出力が増加するに従い 小さくなることがわかる。このことは駆動回路の消費電力を小さくする際の重要な設 計指針となる。また、ここでは出射側と反対側のミラーの反射率 R_bを 0.999 としたが、 VCSEL は出射側の反射率 R_t が、これとほぼ同程度の反射率を有するため、R_bの値が 少しでも変化すると、出射側の光出力が大きく変化する。このため R_b、R_t の反射率の 設計には十分に注意を要する。



図 2.3 光出力が一定のときの出射側反射率と注入電流の関係

さて、出射側の反射率が光出力に大きく影響を与えることがわかったが、一方平均 内部損失 α_i にも光出力は強く依存している。図 2.4 に R_t=0.995 のとき、光出力の内部 損失依存性を示す。キャビティ内の吸収係数の増加は発光効率を下げ、また閾値電流 も増加させる要因となることがわかる。吸収係数は実効キャビティの中では、p 型半 導体部分の自由キャリア吸収が最も大きいことが予想されることから、 α_i 、R_tの値に 大きく影響を与える p 型半導体ミラー層のキャリア濃度の設定が、光出力の点で大き な鍵を握ることが容易に推測できる。



図 2.4 電流 - 光出力特性の吸収係数依存性

2.2.3 ブラッグ反射ミラー

VCSEL が高反射ミラーを必要とすることを述べたが、ここでは実際に 99%程度の 反射率を構成する方法について述べる。研究開発当初、VCSEL の反射鏡は、金属ミラ ーを用いていた³³。これは、金属は導電性が極めて高いため電界成分が表面付近まで しか侵入出来ず、高い反射率を有する性質を持っているためである。実際に Au を数 千 蒸着して 95 %程度の反射率が得られることが確認されている⁴⁾。しかし、金その ものの物性定数としては、光の吸収が少なからず存在するため、99 %以上の反射率を 単層で得ることは事実上困難となる。他の金属材料では Ag の方が吸収が低いという 報告例があるが⁵⁾、これも吸収成分を極端に少なくすることは不可能で、単層では 99 % 以上の反射率は得られていない。

そこで、99%以上の高反射率のミラーを作製する方法として、屈折率の異なる2種類の膜を光学波長で1/4の厚さで交互に積層させた構造、いわゆる Distributed Bragg Reflector (DBR)を形成する方法が注目されるようになった。この構造では各層の吸 収と2種類の層の界面で光の散乱が、非常に小さいという条件が高反射率を得るのに 前提となる。そこで次に、この原理について簡単に説明する。

図 2.5 に見られるように DBR 層内を進行する平面波を考えると、入射した光は DBR 層内の各界面において反射光と透過光に分配される。ここで透過した光は、次の界面 で同様に反射光と透過光に別れる。各界面での反射した光は、低屈折率側から高屈折 率側に光が進行した場合、逆位相となり、また反対に高屈折率側から低屈折率側に光 が進行した場合、同位相となる。このため、光学波長で 1/4 の厚さずつ積層されてい ると、図 2.5 で示したように各界面からの反射光の位相は、全て同位相となることが わかる。DBR 層のペア数が無限に続いていると仮定すると、入射した光は必ず何処か の界面で反射して戻ってくることになり、またその反射波が全て同位相をとるため比 較的薄い膜厚で高反射率が得られる。



図 2.5 DBR 層内の光の反射波の概念図

また反射光の位相が揃っていることは、レーザ動作の位相整合条件が得易いという 利点もある。そこで次に、この DBR の反射率について具体的に特性マトリクス法を用 いて解析してみる。

図 2.6 に示すように、2種類の媒質を積層させたとき、それぞれの境界は x-y 平面に 平行な面となる。その中を±Z方向に進む平面波について考える。 電界は×成分のみ持つものとすると+Z方向に進む平面波は

$$H_{y} = \frac{n}{c \cdot \mu_{0}} E_{x}$$
(2.8)

となる。但し、n は媒質の屈折率、c は真空中の光の速さである。

一方、-Z方向に進む平面波は

$$H_{y} = -\frac{n}{c \cdot \mu_{0}} E_{x}$$
(2.9)

となる。さて、ここで i 番目の層内の左側の界面での+Z 方向の電界を E_i^{+L} 、-Z 方向の 電界を E_i^{-L} 、右側の界面での+Z 方向の電界を E_i^{+R} 、-Z 方向の電界を E_i^{-R} と表すとする。



図 2.6 DBR 層内の電界モデル

i番面目の層とi+1番面の層の界面での連続条件式を用いると

$$E_{i}^{+R} + E_{i}^{-R} = E_{i}^{+L} + E_{i}^{-L}$$
(2.10)

$$\frac{n_{i}}{c \cdot \mu_{0}} E_{i}^{+R} - \frac{n_{i}}{c \cdot \mu_{0}} E_{i}^{-R} = \frac{n_{i+1}}{c \cdot \mu_{0}} E_{i+1}^{+L} - \frac{n_{i+1}}{c \cdot \mu_{0}} E_{i+1}^{-L}$$
(2.11)

となり、この式(2.10)と(2.11)を行列を用いて書くと

$$\mathbf{B}_{i}\begin{bmatrix}\mathbf{E}_{i}^{+R}\\\mathbf{E}_{i}^{-R}\end{bmatrix} = \mathbf{B}_{i+1}\begin{bmatrix}\mathbf{E}_{i+1}^{+L}\\\mathbf{E}_{i+1}\end{bmatrix}$$
(2.12)

となる。この場合

$$\mathbf{B}_{i} = \begin{bmatrix} 1 & 1 \\ n_{i} & -n_{i} \end{bmatrix}$$
(2.13)

となる。 一方、同媒質内での電界は

$$\begin{bmatrix} E_{i}^{+L} \\ E_{i}^{-L} \end{bmatrix} = \mathbf{M}_{i} \cdot \begin{bmatrix} E_{i}^{+R} \\ E_{i}^{-R} \end{bmatrix}$$
(2.14)

$$M_{i} = \begin{bmatrix} \exp(j \phi_{i}) & 0 \\ 0 & \exp(-j \phi_{i}) \end{bmatrix}, \qquad \phi_{i} = \frac{2\pi n_{i} d_{i}}{\lambda}$$
(2.15)

と表される。ここで d_i は i 番目の層の厚さである。以上より式 (2.12) と (2.14) より $\begin{bmatrix} E_{i-1} & F_{i-1} \\ E_{i-1} & F_{i-1} \end{bmatrix} = B_{i-1} & F_{i-1} & F_{i-1} & F_{i-1} \end{bmatrix} (2.16)$

となる。そこで式(2.14)と(2.16)を用いると

$$\begin{bmatrix} E_{0}^{+R} \\ E_{0}^{-R} \end{bmatrix} = B_{0}^{-1} \cdot (B_{1} M_{1} B_{1}^{-1}) (B_{2} M_{2} B_{2}^{-1}) \cdots (B_{2N} M_{2N} B_{2N}^{-1}) B_{2N+1} \begin{bmatrix} E_{2N+1}^{+L} \\ E_{2N+1}^{-L} \end{bmatrix}$$
$$= S \begin{bmatrix} E_{2N+1}^{+L} \\ E_{2N+1}^{-L} \end{bmatrix}$$
$$U_{i} = B_{i} M_{i} B_{i}^{-1} = \begin{bmatrix} \cos(\phi_{i}) & j/n_{i} \sin(\phi_{i}) \\ j n_{i} \sin(\phi_{i}) & \cos(\phi_{i}) \end{bmatrix}$$
$$S = \begin{bmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{bmatrix} = B_{0}^{-1} \cdot U_{1} \cdot U_{2} \cdots U_{2N} B_{2N+1}$$
(2.17)

と表される。 入射した光 (E_0^{+R}) が多層膜によって反射 (E_0^{-R}) 、もしくは透過 (E_{2N+1}^{+L}) するため、結局、反射率 R と透過率 T は、最終層の E_{2N+1}^{-L} は 0 であるため、

$$\mathbf{R} = \left| \frac{\mathbf{E}_{0}^{-\mathbf{R}}}{\mathbf{E}_{0}^{+\mathbf{R}}} \right|^{2} = \left| \frac{\mathbf{S}_{21}}{\mathbf{S}_{11}} \right|^{2}$$
(2.18.a)

$$T = \frac{n_{2N+1}}{n_0} \left| \frac{E_{2N+1}}{E_0^{+R}} \right|^2 = \frac{n_{2N+1}}{n_0} \frac{1}{|S_{11}|^2}$$
(2.18.b)

となり、各層の行列 M を求めて、乗じることにより反射率が求まることがわかる。また各層の吸収係数を α (cm⁻¹)とし、k = λ (μ m) / (4π)・ α ×10⁻⁴を用いると、屈折率は n - j·k と表せて、これを式(2.15)に代入すれば、層ごとの吸収を考慮した反射率や透過率 が求まる。この式は VCSEL を作製する際に極めて重要な式で、後述するが DBR 層の 反射率だけでなく、共振器波長の特性評価、そして縦方向の光閉じ込め係数を求める 際に用いる。

次に、実際の Al_{0.15}Ga_{0.85}As/AIAs の DBR ミラーを作製したときの、反射率のペア数 依存性を吸収係数を考慮して、計算したグラフを図 2.7(a),(b)に示す。(a)では 上面側の反射率を求めるため、入力の媒質はスペーサ層の Al_{0.3}Ga_{0.8}As とし、外側の媒 質は空気としている。(b)は、下面側の反射率を求めるため、外側の媒質は GaAs 基 板とした。ここでは、Al_{0.15}Ga_{0.85}As と AIAs の吸収係数は同じ値として計算している。 図 2.7(a),(b)のグラフからわかるように、入射光からみて DBR 外部の媒質が異な ると反射率が異なる。例えば吸収が 0 cm⁻¹の場合、25 ペアでは、上面側が 0.9993、下





面側が 0.9987 と 0.6%以上も反射率が異なる。この値は式(2.3) (2.4)からもわか るように、VCSEL の閾値電流、出力特性に影響を与えるのに十分な値であり、設計時 には単純にペア数だけでなく入力や外側の媒質に注意を払う必要があることがわかる。 また各層の吸収係数が 30 cm⁻¹以上ずつになると、反射率は 0.999 には達成しなくなり、 VCSEL 動作が難しくなることもこの式より導出される。

さて、次に屈折率の波長依存性を考慮しない場合の Al_{0.15}Ga_{0.85}As/AIAs DBR の反射率 特性を図 2.8 に示す。図 2.8 (a) は 15 ペアと 30 ペア、(b) は 25 ペアで何れも、入 力媒質は空気として計算した。



図 2.8 AI_{0.15}Ga_{0.85}As/AIAs DBR の反射率の波長依存性

この図 2.8(a)より、ペア数を増すに従い、所望の波長(ここでは 0.85µm)で高反 射率の膜が作製できることが予想される。また、ペア数を増すに従いストップバンド 幅(高反射率領域の波長幅)が小さくなることがわかり、DBR 層内の膜厚の揺らぎを 少なくすることが重要であることが推測される。尚、このストップバンド幅は、2種 類の媒質の屈折率差が大きい程広くなる。また、図 2.8(b)に示したように DBR の特 性として、次のことが導出される。

(1) 中心波長 λ₀は反射率の谷の部分の周波数の平均であること、

1	1	$\left(1 \right)$	1)
$\overline{\lambda_0}$	$\frac{1}{2}$	$\left(\frac{\lambda_1}{\lambda_1}\right)$	$\left(\frac{1}{\lambda_2}\right)$

(2) サイドロブの反射率は、同じであること、つまり

 $R_1 = R_2$

等である。よって大まかに 2 種類の膜を光学波長で 1/4 λに合わせて作製する際、まず この 2 つが大きなポイントであることがわかる。

しかしながら実際には DBR を構成する物質の屈折率は波長依存性があるため、この 結果と若干異なる。図 2.9 に屈折率の波長依存性を考慮した場合と、考慮しない場合 の 25 ペアの Al_{0.15}Ga_{0.85}As/AIAs の DBR の反射率特性の計算結果を示す。屈折率の波長 依存性を考慮して計算すると、サイドロブの反射率は屈折率差が短波長側(バンド端 に近くなる方)に行くにつれて大きくなるため、R₁>R₂ となる。また、ストップバンド 幅は屈折率の波長依存性を考慮しない場合と比べて小さくなる。



2.2.4 電界分布

次に実際の VCSEL 構造を作製した際、半導体結晶内で電界がどのように分布して いるか、2.2.3 項で扱った特性マトリックスから求めてみる。各層内の電界は、+方向 に進む E_i⁺と反射光である E_iの重ね合わせで考えられる。よって層内の電界 E_x は

$$E_{x} = \exp(j \ \frac{2\pi n_{i}x}{\lambda}) E_{i}^{+R} + \exp(-j \ \frac{2\pi n_{i}x}{\lambda}) E_{i}^{-R}$$
(2.19)

と表される。活性層の電界強度を規格化して1とし、式(2.19)を用いると、層内の 電界強度は活性層の電界強度に対して相対的に求まり、電界の連続条件から全ての層 の電界強度の記述が可能となる。





図 2.10 に実際の VCSEL の構造における電界分布の計算結果を示す。横軸は DBR の1 ペアの厚さで規格化し、上部 AIGaAs/AIAs ミラーは 20 ペア、下部ミラーは 30 ペアで、 基板は GaAs として計算している。DBR 層内では、AIAs 層の活性層に近い界面で極大 値をとり、反対側は極小値となる。また活性層から離れるに従い電界強度が指数関数 的に減衰していく様子がわかる。またスペーサ層と AIAs 層の界面で、電界強度が最大 になっていることがわかる。こういった電界分布の様子は、近接場光学により実際に VCSEL 内の電界分布を測定した報告例があり⁶、計算結果の妥当性は実証されている。

2.2.5 実効キャビティ長⁷⁾

VCSEL の実効キャビティ長は活性層とスペーサ層からの厚さ L_c(図 2.10)のみで決 定されない。これはブラッグ反射鏡がレーザ発振条件に必要な位相条件に大きく関与 しているためで、端面発光型レーザで言われる共振器波長 。を記述するためには、DBR 層内の、いわゆる電界強度の侵入の深さ L_pを考慮したキャビティ長を求めなければな らない。そこで両 DBR 層内の侵入の深さが同じとすると、実効キャビティ長 L_{eff} は、

$$L_{eff} = L_{c} + 2L_{p} \tag{2.20}$$

となる。DBR の長さを L、ブラッグ反射鏡を構成する材料の屈折率を n_1 、 n_2 、DBR の ペア数を N とすると、 L_p は摂動法 8 により

$$\frac{\mathrm{L}_{\mathrm{p}}}{\mathrm{L}} = \frac{1}{2} \frac{\tanh(k \cdot \mathrm{L})}{k \cdot \mathrm{L}}$$
(2.21)

$$k = \frac{\pi}{\lambda_c} (\mathbf{n}_1 - \mathbf{n}_2) \tag{2.22}$$

と表される。これにブラッグ反射鏡が、光学波長の 1/4 の厚さで積層されたとすると、 式(2.21)と(2.22)は

$$L = \left(\frac{\lambda_{c}}{4n_{1}} + \frac{\lambda_{c}}{4n_{2}}\right)N$$
(2.23)

$$k \cdot \mathbf{L} = \frac{\pi}{4} \left(\frac{\mathbf{n_1}^2 - \mathbf{n_2}^2}{\mathbf{n_1} \cdot \mathbf{n_2}} \right) \mathbf{N}$$
(2.24)

と、波長依存性がなくなり、屈折率と DBR のペア数のみで L_p が定まる。図 2.11 に中 心波長 0.85 µmの Al_{0.15}Ga_{0.85}As/AIAs DBR と、比較のため屈折率差の大きい SiO₂/TiO₂ DBR の L_p を計算した結果を示す。AIGaAs/AIAs DBR の層ペア数が 12 ペア程度から L_p が飽和し、 L_p =0.26µmとなり、SiO₂/TiO₂ DBR の L_p は3ペア程度から飽和し、 L_p =0.13 μ m程度となる。これは屈折率差が大きい程 DBR 層へ電界の侵入が少なく、そのため 少ないペア数で飽和することを意味している。半導体 DBR と キャビティ(p型 DBR と n型 DBR の層間である n型 AIAs と p型 AIAs で挟まれた領域 L_cが光学波長で発振 波長と同じ)で構成される標準の VCSEL の場合は、L_cは 0.24 μ mのため、半導体 DBR を用いた場合、0.76 μ mが実効キャビティ長となる。



図 2.11 DBR 層内への染みだし長

2.2.6 光閉じ込め係数

次に、光閉じ込め係数について議論する。一般に光閉じ込め係数は実効キャビティ 内の電界分布を考慮して考える。L_p=0.26 μmより、概ね2ペア程度であることがわ





かる。従って、閉じ込め係数Γ,は、 活性層が占める電界の積分を実効キ ャビティ内の電界の積分総和(図 2.12 のハッチの部分)で割ったもの で表され、

$$\Gamma_{v} = \int_{a} E dx / \int_{-\frac{\text{Leff}}{2}}^{+\frac{\text{Leff}}{2}} E dx$$
(2.25)

のように記述できる。VCSEL 内の 電界分布は 2.2.4 項で示したように、 構造が決まれば 1 元的に求まるので、 式(2.25)の閉じ込め係数は導出可能となる。ここで、 0.85μ m帯 VCSEL を例にとり、 活性層が キャビティで構成され、かつ GaAs/AlGaAs の井戸層数 6 の Multiple-Quantum-Well (MQW)を想定し、DBR 層は前出と同じように Al_{0.15}Ga_{0.85}As/AlAs で構成 した場合を式(2.25)を用いて計算すると、閉じ込め係数 Γ_v は 0.085 と求められる。閉 じ込め係数を大きくするためには、定在波の腹の部分に活性層が位置するようにし、 また実効キャビティ長を短くすることが重要であることが、このことから容易に導出 される。尚、定在波の腹に活性層を配置し、閉じ込め係数を大きくする構造は共振周 期利得構造 (Periodical Gain Structure)と呼ばれており⁹⁾、その効果は既に確認されて いる。

2.3 0.85µmVCSEL の作製

2.3.1 結晶成長

次に実際に VCSEL の作製について述べる。図 2.13 に本研究の VCSEL のバンド構造 を示す。本章で取り扱うレーザ用結晶は全て(100)面基板上に MOCVD 法で成長さ せたものである。活性層は GaAs/Al_{0.2}Ga_{0.8}As の 6 層の MQW 構造を採用し、スペーサ 層は Al_{0.3}Ga_{0.7}As 組成であり、n 型 DBR 層は Al_{0.15}Ga_{0.85}As と AlAs の abrupt 構造、p 型 DBR 層は Al_{0.15}Ga_{0.85}As と AlAs の間に intermediate 層(中間層)である 100 厚さの Al_{0.5}Ga_{0.5}As を導入した構造を用いた。p 型 DBR 層に中間層を導入した理由は、電気抵 抗低減のためで、これについては 2.3.2 項で詳細に述べる。

各半導体層の結晶成長は減圧 MOCVD 法を用い、成長時の圧力は 0.1 atm で行った。 成長温度はドーパント濃度の制御のため、各層ごとに異なっており、700-750 の範囲 内である。Ⅲ 族及び p 型ドーパントは有機金属を供給源とし、トリメチルガリウム (TMG)、トリメチルアルミウム(TMA)、ジエチルジンク(DEZ)及び CCI₄を用い た。V 族の原料及び n 型ドーパントとして AsH₃、PH₃、そして SiH₄ ガスを用いた。

2.3.2 n型及びp型DBRの検討

VCSELを構成する上で DBR 層が特性を大きく左右することを前述したが、DBR に 要求される特性として、反射率 99 %以上、電気抵抗は限りなく 0 に近いことが望ま れる。このような高反射率を得るためには、例え最も屈折率差が取れる AIAs と GaAs を用いても 20 ペア以上積層する必要があるため、トータルの膜厚として約 6 μ m程度



図 2.13 VCSEL の層構成

を要することになる。このため、厚い膜による電気抵抗の上昇が懸念されるが、実際 には DBR 層内の GaAs と AIAs の大きなバンド不連続による高抵抗化の問題が最も深 刻となる。図 2.14 の模式図に示すように GaAs と AIAs のヘテロ界面では、スパイクが 発生するため、多数キャリアはヘテロ界面ではトンネル効果で通過しなければならず、 結果として DBR 層全体として極めて高抵抗な値を示す。特に p 型の場合、正孔の有効 質量が電子より大きいためこの問題が顕著になる¹⁰⁾。以下 n 型、p 型 DBR 層について、 検討した結果について述べる。



図 2.14 AlGaAs/GaAs ヘテロ接合のバンド構造図

2.3.2(A) n型DBR

n 型 DBR 層は p 型に比べて、電気抵抗はそれほど議論されていない。そこで、まず DBR 層の抵抗のドーピング濃度及び構造依存性についての検討を行った。DBR 構造は 各々光学波長で 4 分の 1 ずつの厚さで 10 ペアの Al_{0.15}Ga_{0.85}As (厚さ 60.5 nm)と AIAs (厚さ 71.1 nm)組成で構成され、各々の層は均一に Si ドーピングを行い作製した。 作製したサンプルは abrupt 構造(GaAs/AIAs 界面に何も層がない構造)とバンド不連 続の影響を緩和するために導入した 100 の厚さの Al,,Ga,As 組成の中間層を含む構 造の2種類である。素子の上下にはオーミックコンタクトをとるために AuGeNi/Au の 電極を電子ビーム蒸着で形成し、Cl₂系のドライエッチングにより基板までエッチング を施し正方形のメサを形成した。図 2.15 に電気抵抗のメサの一辺の長さ依存性を示す。 この図からわかるように abrupt 構造で、ドーピング濃度を 1 × 10¹⁸ cm⁻³ から 3 × 10¹⁸ cm⁻³ にすることにより、抵抗が2桁も減少することがわかる。同様に中間層を入れた2種 類の構造も、ドーピング濃度依存性が見受けられるが、同じ 3×10¹⁸cm⁻³ドーピングし た層どうしを比べると、中間層を挿入した方が抵抗が若干低い。以上の結果より、本 VCSEL 構造を作製する場合、メサ形成時に n 型 DBR 層は活性層直下の数ペアしかエ ッチングしないこと、次に述べる p 型に比べて抵抗の値そのものが低いこと、光の吸 収係数のドーピング濃度依存性が低いということを考慮して、結晶成長の際、膜厚の 再現性が良好な3×10¹⁸ cm⁻³ ドーピングした abrupt 構造を採用することにした。



図 2.15 n 型 DBR の 10 ペアの抵抗のメササイズ依存性

2.3.2(B) p型DBR

(B-I) Zn ドーピング

p型 DBR 層はn型に比べ、電気抵抗が高く、また光吸収量のキャリア濃度依存性が 大きいため作製には注意する必要がある。ここでは、p型のドーパント材料として Zn とCを取り上げる。ZnはIII-V族化合物中では、一般的なp型ドーパントであるが¹¹⁻¹²、 DBR 層の p型ドーパントとして用いる場合、VCSEL のデバイス特性に悪影響を与え る様々な問題が浮上してくる。まず Zn ドーパントは、Al_xGa_{1x}As の AI の組成 x が大 きい層では、高濃度のドーピングが難しくなる。これは AI 組成が 0.6 を越えるとアク セプター準位が急激に深くなることから説明される¹³。アクセプター準位 E_aとキャリ ア濃度 pとは以下の関係式にある。

$$p \propto \exp\left(-\frac{E_a}{2\kappa T}\right)$$
 (2.26)

κはボルツマン定数、Tは絶対温度である。ここで式(2.26)に x=0.15 のときの E_a=22 meV、 x=1 のときの E_a=140 meV を代入すると室温で p x=1 /p x=0.15 ~ 0.1 となり、同じドーパン ト濃度の場合、AI 組成が 0.15 と 1 ではキャリア濃度が 1 桁程度異なり、AI 組成の大 きい方がキャリア濃度が小さいことが予想される。これは大きなバンド不連続を持つ DBR において、電気抵抗を下げるために AI 組成の大きい層のキャリア濃度を高くす ることが望ましいことと反対になっている。更に Zn は拡散係数が大きいため、成長中 に Zn 原子が DBR 層内で拡散を起こし、所望のドーピングプロファイルが得られにく く、また拡散による活性層への悪影響が懸念される。そこで、Zn ドーピングした DBR 層の抵抗を検討するために、n 型と同じ abrupt 構造と、AIGaAs と AIAs の間に徐々に 組成を変える graded 層を導入した構造(全遷移膜厚 100)を 10 ペア作製し、それ ぞれの抵抗を比較した。DBR を構成する各層のドーピング濃度は SIMS 分析により得 られた結果を参考にし、表 2.1 にそれぞれのドーピング濃度を、図 2.16 に抵抗値の結 果を示す。同じドーピング濃度の Abrupt と Graded 1 を比較した場合、1 ペア当たりの 抵抗値は Abrupt で 2.2×10⁻³ cm²/pair、Graded1 で 1.7×10⁻⁴ cm²/pair であり、1桁以 上の開きがある。このことから Graded 層が抵抗低減に大きく関与し、かつn型のほぼ 2.倍程度まで抵抗値が下がることがわかる。しかしながら、光吸収の観点から、キャ リア濃度を更に低くすることが望まれるため、AIGaAs 層のドーピング濃度を少なくし た Graded 2 の作製も試みた。AIGaAs 層側の濃度を少なくした理由は、発振波長とバ ンド端の波長が近いため、バンドテイルによる吸収を懸念したためである。Graded 2

32

の抵抗値は Graded 1 に比べ若干上昇したが、ほぼ同じ値を示した。以上より p 型 DBR の電気抵抗は、AIGaAs/AIAs 界面での電気抵抗の寄与が大きく、遷移層を設け、高キ ャリア濃度を実現すれば、抵抗の低減化が可能であることがわかった。

	AI _{0.15} Ga _{0.85} As	AIAs
Abrupt 構造	5 × 10 ¹⁹ cm ⁻³	1 × 10 ¹⁹ cm ⁻³
Graded 1	5 × 10 ¹⁹ cm ⁻³	1 × 10 ¹⁹ cm ⁻³
Graded 2	2 × 10 ¹⁹ cm ⁻³	1 × 10 ¹⁹ cm ⁻³

表 2.1 Zn ドーピングされた p 型 DBR の各層内のドーピング濃度



図 2.16 p型 DBR (Zn ドーピング) 10 ペアの抵抗

一方、DBR 層には電気抵抗の低減化と同時に光吸収を極力少なくすることが要求される。自由キャリアの吸収係数αと p 及び n 型キャリア濃度(cm⁻³)の関係は、概ね以下の式で表される¹⁴。

 α (cm⁻¹) = 3 × 10⁻¹⁸ n (cm⁻³) + 7 × 10⁻¹⁸ p (cm⁻³) (2.27)

これより Graded 1 は 100 cm⁻¹を越える値となり、2.2.1 項の反射率と発光効率の点で、 VCSEL 特性に問題が生じることが予想される。実際、Graded 1 と Graded 2 を用いて VCSEL を作製してみたが、結果として、Graded 1 は室温でレーザ発振動作には至らず、
また Graded 2 は室温パルスでレーザ発振動作を確認したが、出力が数µW と十分な特性には至らなかった。これは光吸収係数が高いため十分な反射率が得られず、かつ共振器内の吸収係数も大きいため、閾値電流の増加を招き、発光効率も悪くなったためと考えられる。そこで更なる VCSEL の特性向上のため、ドーパントの材料として Zn に代わり C について検討を行うこととした。

(B-II) C ドーピング

C(カーボン)は Zn に比べて以下のような利点がある。

- (1) 拡散係数が Zn に比べて 2 桁小さい。
- (2)容易に高濃度ドーピングが可能である。
- (3)また同一条件内(成長温度、流量)で、AI組成の大きい層程、 高濃度にドーピングされる。
- (4) また活性化率がほぼ 100%。

(1)は成長温度によらず、層内に所望の濃度プロファイルが得られやすいことを意味し、(2)は18乗以上のキャリア濃度が要求されるDBR構造に適した性質であり、(3)はAIGaAs/AIAsミラーを作製する場合、AIAs層側を高濃度にしたい場合に都合が良く、

(4)は特に高濃度時において、不純物の格子間原子が少ないことから、光吸収の増加 が小さいことが予想される。よって何れの観点からも VCSEL の p 型 DBR にとって、 非常に適したドーパント種であると言える。 図 2.17 に成長温度 650 における CCI₄ の流量に対するドーピング濃度依存性を示す。これより AI 組成の大きい層程、高濃度 にドーピングされることがわかり、AIGaAs と AIAs が同じ成長温度で1桁以上のドー ピング濃度制御が可能であることがわかる。

(尚、現在では、CCl₄は国際協約上使用禁止ガスに指定され、CCl₄から CBr₄に変わっているが、供給分子量に対するキャリア濃度の傾向は同様の結果が得られている。)

次に実際の 10 pair の p 型 DBR に対する抵抗の測定結果を図 2.18 に示す。各層のド ーピング濃度は、吸収係数を考慮し p 型 DBR の AlGaAs を 2×10¹⁸ cm⁻³ (=14 cm⁻¹ と 想定)に固定して、AlAs 層のドーピング濃度を4種類変化させた。この結果から明ら かなように、AlAs 層のドーピング濃度を 1×10¹⁸ cm⁻³ 以上にすると、抵抗が急激に低 下し、その後はドーピング濃度を増加しても抵抗値は飽和することがわかる。そして AlAs のドーピング濃度 2×10¹⁸ cm⁻³時において、Al_{0.5}Ga_{0.5}As の中間層を導入した場合、 導入する以前にくらべて、抵抗は1桁程度の減少となり、n 型 DBR とほぼ同レベルの



図 2.17 ドーピング濃度の供給分子量依存性



図 2.18 p型 DBR (Cドーピング) 10 ペアの抵抗

抵抗になることがわかった。

しかしながら、Zn ドーピングに比べるとドーピング濃度が低い状態で、低抵抗化が 達成されていることに疑問が生じる。同様のことが既に Be と C の比較で行われてお り、Be ドーピングの方は拡散によりヘテロ界面にパイルアップしていため高抵抗とな るという報告がある¹⁵⁾。 そこで Zn ドーピングした p 型 DBR と C ドーピングした p 型 DBR の SIMS (Secondary Ion Mass Spectrometry: 二次イオン質量分析)分析を行っ た。図 2.19 にその結果を示す。Zn ドーピングの場合は AlGaAs 層に 3×10^{19} cm⁻³、AlAs 層に 1×10^{19} cm⁻³ の想定、C ドーピングの場合は AlGaAs 層に 4×10^{18} cm⁻³、AlAs 層に 1×10^{19} cm⁻³ の想定で、DEZn、CCl₄ の供給量を定めたものである。 Zn が界面にパイ ルアップしている様子は伺えないが、明らかに高ドーピング層である AlGaAs から AlAs への拡散が見られる。一方、C ドーピングしたサンプルにおいては、AlAs から AlGaAs への拡散は見られず、制御良くドーピングされている。このことから、同じドーパン ト濃度でも Zn ドーピングされた DBR の方が高抵抗なのは、拡散により所望のドーピ ングプロファイルが得られていないこと、AlAs 層内の Zn が格子間原子となり活性化 されず電気的な伝導に寄与していなかったこと等が考えられる。



図 2.19 p型 DBR (Cドーピング)の SIMS 分析結果

2.3.2(C)反射率測定

p型 DBR 層の電気抵抗と光の吸収にはトレードオフの関係があることを既に述べた が、ここでは半導体 DBR の反射率を直接調べることについて言及する。従来、反射率 の絶対値は分光光度計等を用いて測定されていた。しかしながら、99%以上の測定を する場合、光源が白色光のため S/N が悪かったり、サンプルへの光の入射角度が厳密 に 90 度でなかったりと、測定精度の点で問題があった。また、これと等価な方法とし て、サンプルの透過率を求めて反射率を間接的に求める方法が考えられるが、本 DBR 構造の場合、850 nm の入射光に対して基板である GaAs が吸収体であるため、透過率 の測定は困難となる。また、分光光度計で得られた反射率の波長依存性のストップバ ンド幅やサイドロブピーク値から反射率を計算する方法があるが、AlGaAsの屈折率分 散が文献によって大きく異なったり¹⁶⁻¹⁷⁾、またドーパント種による吸収係数や屈折率 変化等の詳細なデータが乏しいため、これも測定精度上問題がある。そこで垂直入射 した光の反射率を正確に測定するために図 2.20 に示した光学系を組み、ガラス基板上 に光学波長で 1/4 波長の膜厚で積層した SiO₂/TiO₂ 誘電体多層膜を用いた基板をリファ レンスにして、半導体 DBR の反射率を求めることを試みた。光源には 0.85 µ mの発 振波長の半導体レーザ、及び SLD (Super-luminescence Laser Diode)を用いた。

光強度をリファレンス時 P_r、サンプル時 P_s、リファレンスの反射率 R_r とすると、サンプルの反射率 R_sは次式のように表せる。

$$R_{s} = R_{r} \cdot P_{s0} / P_{s1} \cdot P_{r1} / P_{r0}$$
 (2.28)

まず図 2.20 のサンプルの背後に光検出器を置き、基板の裏面に AR コーティングを 施したリファレンスの透過率を測定し、リファレンスの反射率 R_rを決定した(誘電体 多層膜内とガラス基板の光散乱と吸収損失は0と仮定)。測定に用いた3種類の誘電体 多層膜は、透過率の測定から 94.5%、96.4%、98.0%の反射率を有すると推定された。 まず、この光学系で誘電体多層膜を垂直入射の反射率を測定し、系全体の精度を測定 した。この結果より、この光学系で概ね 0.05%以下の精度で反射率が測定出来ること がわかった。



図 2.20 高精度反射率測定計

次にそれぞれドーパント濃度の異なる3枚の C ドーピングした p 型 DBR (16 ペア) を測定した結果を下記の表2.2 に示す。

この結果を 2.2.3 項で用いた計算で AIGaAs の吸収係数を 10 cm⁻¹ とし、AIAs の吸収

係数を変化させたときの値と反射率の測定結果をプロットしてみると図 2.21 のように なる。この図からサンプルBで AIAs 層の吸収係数は0~20 cm⁻¹、サンプルCで 20~30 cm⁻¹程度あることがわかり、AIAs 層の吸収係数もほぼ式(2.27)に従うことが予想さ れる。

以上の検討結果より、電気抵抗と光吸収の両方の観点から、p型 DBR を構成する AIGaAs の全ての層のキャリア濃度を 2×10¹⁸ cm⁻³ とし、AI_{0.5}Ga_{0.5}As 中間層を含んだ AI_{0.15}Ga_{0.85}As/AI_{0.5}Ga_{0.5}As/AIAs 構造で VCSEL の作製を試みることにした。

サンプル В С А 組成 AIAs AIGaAs AIAs AlGaAs AIAs AlGaAs キャリア濃度 (cm⁻³) non-doped non-doped 4×10^{18} 3 × 10¹⁸ 3 × 10¹⁹ 3×10^{18} 測定値(%) 99.36 99.33 99.22

16ペアの反射率測定結果

表 2.2 p 型 DB R (C-doped)



2.4 作製工程

VCSEL の構造は図 2.13 に示した層構成で、基板は面方位(100)のn型 GaAs 基板 である。 作製したウェハは n 型 DBR は 33.5 ペアとし、p 型の DBR のペア数は外部 微分量子効率を調べるために 24 ペアと 20 ペアの 2 種類の成長を行った。この場合、 活性層側からの反射率は、計算と実験値の両方より p 型 DBR 層が 24 ペアのとき 0.9988、 20 ペアのときは 0.9976 となっていると考えられる。

2.4.1 成長層の評価

MOCVD 成長した基板を、まず分光光度計を用いて反射率の波長分布を調べた。図 2.22 にこの作製したウェハの p 型 DBR のペア数が 20 の反射率の波長依存性を示す。 この図より、活性層の利得領域とストップバンドの帯域が一致していることがわかる。 また VCSEL はエタロン型の共振器構造であるため、本来なら共振波長の測定が可能 のはずであるが、実際にはこの測定結果からは観測されていない。これは VCSEL が いわゆるQ値の高い共振構造になっているため、共振ピークの線幅が狭く、白色光源 を用いた測定では分解能が取れないためであると考えられる。そこで、図 2.20 で示し た反射率測定系で共振波長の測定を試みた。光源は Ti-sapphire レーザを用い、波長計 でその波長を観測している。図 2.23 にその結果を示す。848 nm に反射率のディップが 観測され、本ウェハが 848 nm 近傍に共振波長をもつ構造が形成されていることがわか った。半値全幅は 0.1nm 程度であり、良好なエタロン構造が作製されていると推測で きる。尚、反射率の絶対値の変動が大きいが、これは Ti-sapphire レーザの出力変動の 影響で APC (Auto Power Control) 状態でレーザを駆動していないためである。



図 2.22 VCSEL ウェハの分光反射特性

図 2.23 VCSEL の共振波長測定

2.4.2 上面発光型 0.85 µ m帯 VCSEL の作製

VCSEL の作製工程を図 2.24 に示す。

- (1) 裏面を Br メタノールで 250 µ m厚まで研磨し、AuGeNi/Au を蒸着する。
- (2) 成長面に AuZnNi/Au のリング電極を形成し、アニールして p 型、n 型のオーミッ クコンタクトを形成する。
- (3) マグネトロンスパッタ装置で、表面に SiO₂を堆積させる。
- (4) レジストでメサパターンを形成した後、 C_2F_6 ガスを用いた RIE (Reactive Ion Etching) 装置で円形のメサパターンを形成する。
- (5) SiO₂ のパターンをマスクにして、Cl₂ ガスを導入した RIBE (Reactive Ion Beam Etching) 装置で活性層の下の n型 DBR 層までエッチングする。
- (6)硫酸系のエッチング液でメサ側面をサブµm、RIBEのダメージ層の除去のため 等方的にエッチングした後、ポリイミド膜をスピンコートにより塗布し、350 で熱処理をする。埋込み以外の部分をレジストでパターニングして、O2をガス 種とした RIE 装置でポリイミドをエッチングし、メサの上部の SiO2を露出させ る。SiO2 膜を BHF (バッファード弗酸)で取り除き、もう一度ウェハ表面全面



図 2.24 ポリイミド埋込みの VCSEL 作製プロセス

に SiO₂ 膜を堆積し、メサの上部の SiO₂ はレジストでパターニングした後、BHF で取り除く。

(7) レジストで配線パターンを形成し、Cr/Auの蒸着をする。

2.5 VCSEL の特性評価

2.5.1 電流 - 電圧特性、及び電流 - 光出力特性

まず、p型 DBR が 24 ペアのウェハにより作製された VCSEL の電流 - 電圧特性、及 び電流 - 光出力特性を図 2.25 (a) に示す。閾値電流、閾値電流密度は素子径 26 µm でそれぞれ、6.6 mA、1.24 kA/cm²であり、発振波長は 837.5 nm であった。外部微分 量子微分効率が 1.4 %で、最大出力 200 µW という値が得られた。閾値電圧は 2.51 V で、そのときの微分抵抗は 91.4 であった。次に p 型 DBR が 20 ペアのウェハより作 製された VCSEL の電流 - 電圧特性、及び電流 - 光出力特性を図 2.25 (b) に示す。閾 値電流、閾値電流密度はそれぞれ 8.6 mA、1.6 kA/cm²であり、発振波長は 852.9 nm で あった。上部ミラーのペア数の減少に伴い、外部微分量子微分効率は 24 ペアのウェハ に比べて約 10 倍の 14.4 %となり、結果として最大出力が約 1 mW に達した。10 mA 動作時にキンクが見られるが、これは横モードの変化によるものである。また p 型 DBR のペア数が少ないのにも関わらず抵抗が高くなっているが、これは結晶成長における ドーピング濃度のばらつきによるものと考えられる。



ここで図 2.25(a)と(b)で得れた結果から VCSEL の主なパラメータを計算してみる。 (a)と(b)の外部微分量子効率を式(2.6)にあてはめると、実効キャビティ内の平 均内部損失 α_i は 62.2 cm⁻¹と見積もられた。次にこの値を元にして、閾値電流密度につ いて考察する。閾値電流密度 J_{th}は式(2.5)で表したが、これは活性層をバルク層と考 えた場合の記述であり、量子井戸構造を用いたときは利得係数と閉じ込め係数の関係 から、閾値電流密度そのものの値が異なることが予想される。そこで量子井戸の利得 を考慮した閾値電流密度についてここで述べる。量子井戸活性層を用いた場合、利得 g は注入キャリア密度Nに対して非線形な関数で

$$g = f(N) \tag{2.29}$$

とする。一方、量子井戸の利得の計算により¹⁸⁾、利得Gは

$$G = \sum_{n=1}^{\infty} \frac{1}{\pi h^2 L_w} \cdot \frac{m_c^* m_h^*}{m_c^* + m_h^*} \cdot H(E - E_n)$$
(2.30)

と表される。ここでm*は有効質量を表し、添字の c、h は伝導帯と価電子帯のヘビー ホールを意味する。Hはヘビサイド関数で、これは電子の状態密度が量子閉じ込めに より、離散的になるために用いられる。次に、バンド内緩和時間を考慮して光の角周 波数 に対する利得係数は

$$G(\omega) = \omega \left(\frac{\mu}{\epsilon}\right)^{\frac{1}{2}} \cdot \frac{m_{c}^{*}m_{h}^{*}}{m_{c}^{*} + m_{h}^{*}} \cdot \frac{1}{\pi h^{2}L_{w}} \sum_{n=0}^{M-1} \int_{E_{cn} + E_{hn} + E_{g}}^{\infty} \left\langle R_{ch}^{2} \right\rangle \frac{(f_{c} - f_{v})(h/\tau_{in})dE_{ch}}{(E_{ch} - h\omega)^{2} + (h/\tau_{in})^{2}}$$
(2.31)

ここで、 μ :半導体の透磁率、 ϵ :誘電率、 L_w :量子井戸の厚さ、 E_{cn} :伝導帯の量子 化準位エネルギー、 E_{cv} :価電子帯の量子化準位エネルギー、 $\langle R_{ch} \rangle$:電子ーホールの双 極子モーメント、 E_{ch} :電子ーホール間の遷移エネルギー、 τ_{in} :バンド内緩和時間、 f_c : 伝導帯のフェルミ・ディラック分布関数、 f_v :価電子帯のフェルミ・ディラック関数、 M:伝導帯の量子化準位数と価電子帯の量子化準位数のうち小さい方の数である。

この式から利得ピークが 850 nm になるように、量子井戸を設計し、利得係数を求め ると式(2.29)の利得係数と注入キャリア密度の関係が解析的に求まる。図 2.26 にこ の式により得られた結果を示す。次に量子井戸活性層を定在波の腹に位置するように 配置した場合、式(2.25)の閉じ込め係数を量子井戸数が変化するにつれ各々計算し て、式(2.3,4)を用いて井戸数 1~10 に対する閾値電流密度を求めると図 2.27 のよう になる。ここでは吸収係数を 60 cm⁻¹、n 型 DBR の反射率を 0.999 としている。この図 から実験値と計算値がほぼ一致すること、量子井戸数 2~3 近傍で最小となり、井戸数 が増加するにつれて閾値電流密度が増加することがわかる。



2.5.2 温度特性

半導体レーザにおいて、温度に対する特性変化を知ることは実用上極めて重要である。一般に端面発光型レーザにおいて、閾値電流は温度上昇とともに指数関数的に上昇し、温度 T(K)のときの閾値電流 I_{th}(T)は

$$I_{th}(T) = I_{th} \exp(\frac{T}{T_0})$$
 (2.32)

と表される。ここで T₀ は特性温度と呼ばれ、半導体レーザの温度に対するデバイスの 性能指数として表される。ファブリペロー型の端面発光型レーザの場合、共振波長の モードがいくつもあるため、活性層の最大利得を有する波長が温度とともに変化して も、利得の変化がそのまま閾値電流に反映し、T₀の定義が可能となっている²⁾。一方、 ショートキャビティ構造の場合、閾値電流はこれとは異なった振る舞いをする。例え ば 0.85 µ m帯 VCSEL の キャビティ構造の場合、縦モード間隔が約 70 nm となり実 質的に共振器モードが1波長しかないことになる。何故なら図 2.7 で示したように、 半導体 DBR のストップバンド幅は 100 nm 程度なので、次のモードの場所に共振器モ ードが存在しないためである。そして、その共振器波長は温度上昇とともに、実効キ ャビティ内の屈折率変化により長波長側にシフトする。また最大利得を有する波長も 温度とともに長波長側にシフトする。しかし共振器波長の温度変化量よりも、利得ピ ークの変化量の方が大きいため、室温時に予め共振器波長よりも短めの波長に利得ピ
 ーク波長を設定することにより高温での温度特性を良くする事が可能となり、結果として温度上昇に伴い閾値電流が小さくなるという現象が表れる。これは VCSEL の場合、一般に Gain-offset 効果と呼ばれている。室温で素子を連続動作させる場合、電流注入によって発生したジュール熱で素子の活性層の温度上昇が起こる。そこで電流を注入することによって起こる温度上昇を考慮し、この Gain-offset 量を最適にすることで利得ピークと共振波長をマッチングさせることが可能となり、室温連続発振時に閾値電流を最小にすることができる¹⁹⁻²¹。 図 2.28 に p 型 DBR 層が 20 pair でスペーサ層の厚さを変えて共振波長を変化させた数種類のウエハにより作製した 21 µ m 素子の発振波長と閾値電流、最大光出力の関係を示す。尚、本ウェハの活性層のピーク波長はフォトルミネスセンス(Photoluminescence: PL)測定で 全て 830 nm であり、発振波長は注入電流が 10 mA 時の値としている。

図 2.28 に示すように、発振波長が 848 nm の時、閾値電流は最小の 5.2 mA となり、 857 nm の 7.2 mA に比べて 3 割以上も小さくなっている。また最大光出力は、測定し た範囲内では発振波長が長波長側になるに連れて増加傾向を示した。

以上より、共振器波長 λ_0 と PL ピーク波長 λ_{pL} の差、 λ_{pL} - λ_0 が -18 nm 程度のとき、 閾値電流が室温で最小の値になることがわかった。



図 2.28 閾値電流、最大光出力の発振波長依存性。



一般に利得のピークは熱による バンドギャップそのものの変化に よる効果と、注入キャリアによる バンド縮小効果で、長波長側にシ フトし、また高注入キャリア密度 時には、バンドフィリング効果に より短波長側にシフトする。電流 を注入したことよる活性層の温度 上昇量は、素子の熱抵抗によって 大きく左右され、それは素子構造、 素子サイズにより異なる。

そこでまず、CW 動作時の素子 の上昇温度を測定するため、26 µ

m の素子を用いて発振波長の温度変化を見積もることにした。まず、電流注入によ る発熱を除去するため、繰り返し3 kHz、パルス幅 400 ns の電流値 10 mA でパルス動 作し、素子温度を変化させて発振波長を測定した。図 2.29 から発振波長 λ_0 の温度変 化は 0.075 nm/K であることがわかる。次にペルチェ素子の温度を 23 に固定し、CW 動作で注入電流を 10 mA にして発振波長を測定した。また、パルス動作での閾値電流 の温度変化を予め測定しておき、23 における CW 動作時の閾値電流を測定した結果 も同時に示した。この結果から、この素子の活性層は雰囲気温度に対して CW 動作時 で、閾値電流では 8 、注入電流が 10 mA 時では 9 程度上昇していることが推測 される。一方 16 μ m 素子の 6 mA 時の活性層の温度上昇は同様な実験で 10 と見 積もられた。

そこで次に、閾値電流を最小にする Gain-offset 量について考える。光学利得の温度 依存性は、式(2.31)にバンドギャップの温度依存性を考慮して、図 2.30 のように求 められる。ここで利得のピークは 20 で 830 nm になるように井戸層厚を 6.7 nm とし た。この図から 40 になるとピーク波長は 838 nm、60 になると 841 nm と長波長 側にシフトしていく様子が伺える。この結果より、利得の波長シフトは 10 強の上 昇で、約 3 nm 程度と考えられる。一方、この計算では注入キャリアによるバンド縮小 効果は考慮されていない。 GaAs 系量子井戸構造のバンド縮小効果は、1 kA/cm² 時に は波長に対して 14 nm 程度であることが報告されている²²⁾。よって 10 前後の温度

45

上昇で共振波長の変化は 0.8 nm 弱、バンド縮小効果と温度上昇による利得の変化で 14+3=17 nm となり、18 nm 程度の Gain-offset 量が最適となった実験結果と良く一致し ていることがわかる。また 26µm 以上のサイズでは、素子の熱抵抗が小さくなるた め、最適な Gain-Offset 量は数 nm 程度小さいことがこの結果から予測される。



図 2.30 室温で 830 nm にピークのある量子井戸の利得の温度依存性

2.5.3 閾値電流密度のサイズ依存性

閾値電流密度の VCSEL の素子サイズ依存性を図 2.31 に示す。この場合素子形状は 正方形を用いている。このグラフからわかるように一辺の長さが 20 µm 程度から急 激な閾値電流密度の上昇が見られる。一般に閾値電流密度は素子サイズが小さくなる につれ、表面再結合速度の影響を受け上昇する。表面再結合速度を S としたとき、閾 値電流密度 J_hは

$$J_{th} = e d N_d N_{th} \left(\frac{2 S}{r} + \frac{1}{\tau} \right)$$
(2.33)

と表される²³⁾。 N_d は MQW の well 数、d は well の厚さ、 N_{th} は表面再結合がない場合 の閾値キャリア密度、 τ は発光再結合時間、 r は素子の直径である。図中の実線は閾値 電流密度を 1 kA/cm²、表面再結合速度を 1 × 10⁵ cm/s としたときの閾値電流密度のサイ ズ依存性を計算したもので、横軸は実験と整合をとるために直径から正方形の一辺の 長さに変換している。通常の GaAs の表面再結合速度が 1 × 10⁶ cm/s であることを考慮 すると²⁴⁾、RIBE とその後の硫酸系エッチング処理によって表面再結合の影響は小さい



図 2.31 閾値電流密度のサイズ依存性

ものと考えられる。実際、RIBE 後、硫酸系エッチング処理を全 く施さない素子においては、20 μm以下の素子径ではレーザ発 振が観測されなかった。またこ の硫酸系エッチャントで、表面 を約 0.2 μmエッチングしてお り、それ以上エッチングしても 閾値電流密度にほとんど影響は なっかたことから、RIBE による ダメージ層は 0.2μm程度である ことが推測される。

2.5.4 スペーサ層の組成検討

メサ直径が 26 µm 場合、光出力が 1 mW を越える結果を図 2.25 (b)に示したが、 高光出力時の動作電流を小さくするために、閾値電流を小さくし発光効率を高める必 要がある。そこで出力増加のために活性層からスペーサ層へのキャリアオーバーフロ ーを抑制することを試みた。GaAs 系端面発光型 MQW レーザの場合、導波路方向に 垂直な横方向の閉じ込め係数を考慮し、閾値電流が小さくなるようにクラッド層(ス ペーサ層)の AI 組成は 0.2~0.3 程度が用いられるのが一般的となっている。そこで、 図 2.13 に示したように VCSEL の場合もスペーサ層の AI 組成を 0.3 で作製していた。 しかしながら、2.2.6 項で議論したように VCSEL の場合、端面発光型とは閉じ込め係 数の概念が異なるため、AI 組成を 0.3 にこだわる必要がなくなる。また、VCSEL の様 な熱抵抗の高い素子の場合、活性層の温度上昇により、伝導帯での電子のスペーサ層 へのオーバーフローが無視できなくなる恐れがある。そこでスペーサ層の AI 組成 0.3 を 0.6 に変えて VCSEL の作製を試みた。尚、縦方向の閉じ込め係数Γ,は、AI 組成を 0.3 から 0.6 に大きくしても、計算上ほとんど変化がない。図 2.32 に、活性層の PL 波長 と VCSEL の発振波長が同じで、p 型 DBR のペア数 20 の素子の電流 - 光出力特性を示 す。素子サイズは 21 µ m で、発振波長は 10 mA 時で 851 nm とスペーサ層以外の条 件は同じになるように考慮している。



図 2.32 VCSEL の電流 - 電圧、及び電流 - 光出力特性

この図からわかるようにスペーサ層の AI 組成を大きくすると、閾値電流は減少し、光 出力は増加して 21µm の素子でも 1 mW 以上の光出力が得られた。また、閾値電圧 も 2.9 V から 2.0 V に低減されていることがわかる。これは AI 組成を大きくすること で、p 型スペーサ層とp型 DBR との界面抵抗が減少したためと考えられる。

以上より、スペーサ層の AI 組成を大きくすることで閾値電圧の低減とキャリアのオ バーフローの抑制の効果があり、光出力の増加のために有効であることがわかった。

2.6 2次元アレーレーザ

次に、ここでは VCSEL の 2 次元アレー化の実証と問題点の抽出を行う。VCSEL の 構造上の特色として、 2 次元アレー化が挙げられることは既に述べたが、 2 次元アレ ー化には、素子単体では出来ない多くのメリットが期待されている。例えば、 2 次元 アレー化して並列光インターコネクションを行うことで、伝送容量を飛躍的に大きく することが可能であったり、レーザプリンター用に素子を高密度 2 次元アレー化にす ることでプリンターのシステム構成の簡素化かつ高速化が期待できたり、また 2 次元 アレー化して各々の素子を位相同期させることで光ビームの広がり角を小さくし、高 出力動作が可能となるなどである。

2.6.1 閾値電流と発振波長分布

element 250 μm 3 mm

図 2.33 8×8 0.8µmVCSELアレー

2次元アレー化を行う場合、1つ 1つ独立に駆動する場合と、位相 同期レーザのように一括で駆動す る場合とが考えられるが、本項で は並列光インターコネクション用 光源として用いることを想定して、 独立駆動の VCSEL を取り上げるこ とにする。並列光インターコネク ション用して要求される項目とし て、まず閾値電流や光出力特性の 均一性が挙げられる。何故なら、

各々の素子のバイアス電流や光出力が異なると、素子ごとに光出力モニターが必要と なり、更に2次元化の規模が大きくなると全ての素子を監視することは事実上不可能 となるためである。そこでまず 8×8 の 64 素子の VCSEL を作製し、その素子特性に ついて調べた。作製方法は上面の配線工程以外 2.4 節の作製工程とほぼ同じで、ポリ イミド埋込み構造を用いた。図 2.33 に各々の素子サイズ 16µm の VCSEL アレイの 外観図を示す。素子と素子の間隔はファイバアレーを想定し 250µm間隔で、n 型の GaAs 基板を共通電極にし、p 型の方に各々独立駆動が可能なように 64 本の Cr/Au 配 線を形成し、Au ワイヤを用いて 64 ピンのパッケージにマウントをした。次に、図 2.34 (a)(b)に、このレーザをそれぞれ別々に駆動させたときの 64 素子の閾値電流と発 振波長のばらつきを示す。

閾値電流は 3.45 ± 0.25mA の範囲に入っており、平均値は 3.29 mA、標準偏差は 0.105 mA であり、非常に均一性の良い素子が出来ていることがわかる。レーザの閾値電流 の均一性はメサの形状やエッチングの深さの均一性が要求されるが、このことからも 作製に用いた RIBE の深さ方向の均一性が優れていることが実証された。また結晶成 長層の膜厚の均一性も発振波長の観点からも重要であり、図 2.34 (b)より、注入電流 6 mA 時の発振波長は 64 素子内で 850.95 ± 0.55 nm と優れた特性を示している。この発 振波長の変動が成長層の膜厚の揺らぎによるものとすると、アレーチップ内で各層厚 の揺らぎが±9 と換算され、このような優れた膜厚の均一性が全素子の電流 - 光出力 特性のばらつきを小さくしていると考えられる。

49



図 2.35 は全ての素子に、同時に同じ電圧をかけた場合の発光パターンを示す。 (a) はトータルの電流値が 200 mA のときの自然放出光のパターンで、単純に 64 素 子で割ると1素子あたり 3.1 mA である。(b) は 300 mA のときの発光パターンで、 これは1素子あたり 4.7 mA となり、レーザ発振動作が全ての 64 の素子で観測され、 しかも発光強度のばらつきが少ないことがわかる。このことから 64 素子全体で電流 -電圧特性、電流 - 光出力特性が、ほとんど均一な2次元アレーVCSEL が作製できるこ とを実証できた。



(a) 200 mA(b) 300 mA図 2.358 × 8VCSEL アレーを一括駆動した場合の発光パターン

2.6.2 2次元アレー化 VCSEL の変調

光インターコネクション用に VCSEL を用いる場合、各々の素子に電気的に直接変 調を加えて光信号を得る方法が考えられる。これまで VCSEL の単体素子の変調帯域 についてはいくつもの文献例があり、10 mA 程度で緩和振動周波数が数 GHz となり、 10 Gbit/s の伝送が既に報告されている²⁴⁾。しかしながら、VCSEL を2次元アレー化し た場合、配線容量の増加により変調帯域が制限される可能性がある。電気的な Cutoff 周波数 f_cは一般に

$$f_c = 1/(2pC_iR_i)$$
 (2.34)

と表される。ここで C_i は素子の容量で R_i は電気抵抗である。半導体レーザを変調させ る際は、まずこのカットオフ周波数を所望の変調帯域より大きくしなければならず、 素子抵抗、素子容量を小さくする必要がある。ここで 2.6.1 項で取り上げた素子を用い て素子容量を測定してみると、図 2.36 のような測定結果が得られた。



図 2.36 VCSELの素子容量とカットオフ周波数

これは横軸にパッドから各素子までの配線の長さをとったものであり、配線の幅は 5 μ m、Au ワイヤーのパッド面積は 100 × 280 μ m² としている。配線がない場合の 16 μ m VCSEL の容量は 0.19 pF で、この場合の f_o は 17 GHz となる。しかしながら 2 次元化した場合配線容量が付加されるため 6.6 pF から 9.7 pF と1桁以上高くなり、このため 3 dB down の変調帯域は図 2.36 に示したように、300~500 MHz に制限されることになる。よって 1 GH z の帯域を得るためには、配線面積を 1/4 にする必要があるが、

配線面積を小さくすると素子の歩留まりや信頼性に問題が生じる可能性がある。

これは素子数を増やしてアレーを大規模にすればするほど、配線の長さにより変調 帯域が制限されるということを意味しており、大規模な2次元アレー化には素子のマ ウント、実装に工夫を要することがわかった。

2.6.3 2次元の熱的クロストーク

VCSEL を 2 次元アレー化した場合、変調帯域以外で問題となることに、各々の素 子によって発生した熱が他の素子に影響を与えるという熱的クロストークが考えられ る。これは VCSEL を高密度に集積する際には最も顕著な問題点として浮上してくる 可能性がある。VCSEL 単体についての熱の問題は 2.5.2 項で述べたが、 2 次元化した 場合についての議論はこれとは異なる。そこで 2.6.1 項で作製した 8×8 素子で 2 次元 の熱的クロストークについて調べてみることにする。

まず VCSEL アレー内の 1 つの素子のみを独立駆動した場合の閾値電流と光出力の 温度変化についてまとめると図 2.37 のようになる。ここで素子の温度制御は、セラミ ックパッケージの下にペルチェ素子を置き、ペルチェ素子への電流印加で温度変化を 与えている。6 mA の電流注入時の波長変化は 0.07 nm となり、2.5.2 項と同等であるた め、セラミックパッケージ温度と素子温度がほぼ等価であることが確認された。



図 2.37 8×8 VCSEL アレー中の(4,4) 素子の温度特性

さて、2次元の熱的クロストークを考えると、全素子が同時に発光した場合、中心 部分がもっとも影響を受けやすいことが容易に予想される。そこで実験条件としてペ

に設定し、8×8の中央付近の素子、ここでは(4,4)の素子 ルチェ素子の温度を 20 に 6 mA 電流を注入し、発振波長と光出力をモニターした。そして、その他の 63 素子 に徐々に同じ電流を加え、(4,4)素子の発振波長と光出力の変化を測定した結果を図 2.38 に示す。横軸の下の軸は 63 素子への総電流値を示し、上の軸は 63 で割った値の 各素子の平均電流値を表している。また、この図に発振波長変動と光出力変化から見 積もった(4,4)素子の活性層温度上昇を示している。この図からわかるように、全素 子が同時に発振した場合、中央付近の素子の温度上昇は 15 程度であることがわか り、光出力として 150 uW 程度の減少が予想される。実際に2次元のパラレルな光イ ンターコネクション用光源として用いる場合、信号光は RZ (Return-to-Zero)もしくは NRZ (Non-Return-to-Zero)信号のため、消費電力は CW 時に比べて半分となり熱の影響 もこれより小さいと考えられる。以上により、素子間 250 µm、8 × 8 程度の規模では レーザ発振を阻害するまでには至らないことがわかった。それでも、この結果から更 に VCSEL を高密度、大規模集積化する場合には、熱的クロストークが素子特性に与 える影響は大きくなり伝送特性の劣化を招く要因になることが予想される。



図 2.38 8×8 VCSEL アレーの熱的クロストークによる 中央の(4、4)素子の特性変化

2.6.4 光インターコネクション

最後に光インタコネクションのプロトタイプの実例として、1次元 VCSEL アレー 用いた ParaBit (Parllel inter-Board optical Interconnection Technology)ついて紹介する²⁵⁾。 図 2.39 に Parabit の外観写真を示す。これは配線基盤上には 5 ch の送信/受信 IC を 8 個、 10 ch の光デバイス (VCSEL/PD)を 4 個搭載するとともに、20 ch の光信号の入出力す るポリマ光導波路フィルムを 2 個搭載し、光コネクタープラグを 2 組接続できる形態 をとっており、40 ch の並列伝送を想定している。また、ポリマ光導波路と VCSEL は 位置合わせ用マーカーを用いて接続するパッシプアライメントの実装が行われている。 こうした実装方法が可能となったのは、VCSEL の光放射ビームが狭出射角で、また コア径の大きい多モード光ファイバーを用いているため位置合わせのトレランスが大 きいことによると考えられる。搭載された VCSEL は 1×10 のアレーで、1素子につ き変調速度が 700 Mbit/s、結果としてトータルスループット 28 Gbit/s (700 Mbit/s×40 ch)、伝送距離 100 km のエラーフリー動作が達成されている。

これは、図 2.34 で示したように光源である VCSEL アレーの各素子の電流 - 光出力 特性が均一であり、温度による特性変化が少ないといった優れた特徴も大きく寄与し ている。このように並列にすることにより大容量伝送が可能になったことから、VCSEL が光インターコネクション用光源に有望であることが実証された。



図 2.39 Parabit の外観

2.7 まとめ

本章では、上面発光型の 0.85 µ m VCSEL を取り上げ、レーザ発振実現に向けた構造 の設計指針、及び性能予測を行った。そして実際にポリイミドで埋込まれた構造の VCSEL を作製し、低閾値電流で室温連続発振を実現し、端面発光型レーザを凌ぐ特性 を示した。そして更に 8×8 の2次元アレーレーザを作製し、その特性と問題点の抽出 を行った。以下、本章で得られた結果についてまとめる。

- (1)活性層の利得長が短い VCSEL 構造においても、端面発光型レーザ並みの 1~2 kA/cm²の閾値でレーザ発振が可能なことを示した。また実効キャビティ内の平 均吸収係数を小さくし出射側の反射率を最適にすることが、高光出力化に有効で あることを示した。
- (2) VCSEL の層構成に欠かせない p 型 DBR の低抵抗化と低光吸収化について検討を 行った。Zn ドーピングの場合は低抵抗と低光吸収を両立するドーパント濃度、 及び層構成が難しいことを示し、C ドーピングがその解決法であることを明らか にした。その結果として、n型 DBR 層に比肩する低抵抗化を達成した。
- (3) ポリイミド埋込み構造の上面発光型 VCSEL を作製し、出射側 DBR の反射率を 検討することにより室温連続動作で 1 mW 以上の光出力を達成した。また Gainoffset 量とスペーサ層の AI 組成を検討し、低閾値電圧、高出力化を達成した。
- (4)8×8の2次元アレーレーザを作製し、64素子の同時室温連続動作を確認すると ともに、上面発光型の構造上の問題点として熱的クロストークと配線による変調 帯域の制限を初めて明らかにした。

【第2章 参考文献】

- 1) 応用物理学会編、伊賀健一編著、半導体レーザ、オーム社(1994)
- 2) 米津宏雄著、光通信素子工学、工学図書(1984)
- 3) H. Soda, K. Iga, C. Kinoshita, and Y. Suematsu, Jpn. J. Appl. Phys., 18, 2329 (1979)
- 4) 伊賀健一、小山二三夫共著、面発光レーザ、オーム社(1990)
- 5) E. F. Schubert, Y.-H. Wang, Y. Cho, L. W. Tu, and G. J. Zydzik, Appl. Phys. Lett., 60, 921 (1992)
- G. H. Vander Rhodes, J. M. Pomeroy, M. S. Unlu, and B. B. Goldberg, Appl. Phys. Lett., 72, 1811 (1998)
- 7) D. I. Babic, and S. W. Corzine, IEEE J. Quantum Electron., QE-28, 514 (1992)
- F. Koyama, Y. Suematsu, S. Arai, and T. E. Tawee, IEEE J. Quantum Electron., QE-19, 1042 (1983)
- 9) S. W. Corzine, R. S. Geels, R. H. Yan, J. W. Scott, and L. A. Coldren, IEEE Photon. Technol. Lett., 1, 52 (1989)
- 10) C. S. Shim, J. Y. Yoo, Y. H. Lee, and S.-Y. Shin, IEEE Photon. Technol. Lett., 4, 1084 (1992)
- 11) P. M. Enquist, J. Cryst. Growth, 93, 637 (1988)
- 12) M. A. Tischler, H. Baratte, T. F. Keuch, and P. J. Wang, J. Cryst. Growth 93 631 (1988)
- 13) H. C. Casey, Jr., D. D. Sell, and K. W. Wechet, J. Appl. Phys., 46, 250 (1975)
- 14) M. A. Afromowitz, Solid State Commun., 15, 59 (1974)
- 15) R. F. Kopf, E. F. Schubert, S. W. Downey, and A. B. Emerson, Appl. Phys. Lett., 61, 1820 (1992)
- 16) H. C. Casey, Jr., and M. B. Panish, Heterostructure Lasers, Academic Press (1978)
- 17) T. Takagi, Jpn. J. Appl. Phys., 17, 1813 (1978)
- A. Kurobe, H. Furuyama, S. Naritsuka, N. Sugiyama, Y. Kokubun, and M. Nakamura, IEEE J. Quantum Electron., QE-24, 635 (1988)
- 19) D. B. Young, J. W. Scott, F. H. Peters, M. G. Peters, M. L. Majewski, B. J. Thibeault, S. W. Corzine, and L. A. Coldren, IEEE J. Quantum Electron., QE-29,

2013 (1993)

- 20) J. M. Catchmark, R. A. Morgan, K. Kojima, R. E. Leibenguth, M. T. Asom, G. D. Guth, M. W. Focht, L. C. Luther, G. P. Przbylek, T. Mullally, and D. N. Christodoulides, Appl. Phys. Lett., 63, 3122 (1993)
- 21) K. D. Choquette and D. A. Richie, and R. E. Leibenguth, Appl. Phys. Lett., 64, 2062 (1994)
- 22) H. Iwamura, T. Saku, H. Kobayashi, and Y. Horikoshi, J. Appl. Phys., 54, 2692 (1983)
- 23) K. D. Choquette, G. Hasnain, Y. H. Wang, J. D. Wynn, R. S. Freund, A. Y. Cho, and R. E. Leibenguth, IEEE Photon. Technol. Lett., 3, 859 (1991)
- 24) U. Fielder, G. Reiner, P. Schnitzer, and K. J. Ebeling, IEEE Photon. Technol. Lett., 8, 746 (1996)
- 25) 桂浩輔、香川俊明、田中伸幸、松浦伸昭、安東泰博、NTT R&D, 48, 281 (1999)

第3章 下面発光型 0.85 µ m VCSEL

3.1 緒言

一般に、0.85µm帯 VCSEL は基板として GaAs を用いるため、発振波長に対して基 板が透明でない。このため上面発光型 VCSEL 構造を取らざる得なくなっている。し かしながら、第2章で示したように、熱放散性や配線容量の観点からは下面発光型の 方が有利な点が多く、特に2次元アレー化においてはそれが顕著になる。そこで本章 では下面発光型 0.85µm帯 VCSELを提案し、その作製方法と特性について述べる。

3.2 下面発光型と上面発光型 VCSEL

VCSEL は基板に対して垂直な共振器構造であるため、上面からも下面からも光を放 射する。高光出力を得るためは、出射側でない方の反射率を極限まで高め、出射側の 反射率は最適にすることが重要であることは、第2章の図2.2の計算で既に述べた。



図 3.1 下面発光型と上面発光型

Jewell 等が最初に半導体 DBR 層を用いて作製した VCSEL は¹、InGaAs 活性層を用 いており、利得のピーク波長、及び VCSEL の発振波長がともに 0.98 µ mであり、幸 運にも GaAs 基板に透明な波長であった。このため上部 DBR の方が高反射率を得やす いことも加味されて下面発光型の VCSEL を作製している。これ以降の 0.98 µ m帯 VCSEL は下面発光型の報告例が大半であるが²⁻³、これは下面発光型には上面発光型に 比べて幾つかの利点があるためである。 以下にこれらの利点を列記する。

- (1)作製プロセスが容易である。(特にエアポストタイプの場合、上面の電極の形状を考慮する必要がなくなり、素子サイズの微細化が可能となる。)
- (2) VCSELを構成する成長層の厚さがトータル厚で薄くなる。

(3)熱放散がよく、かつ低容量配線が可能になるフリップチップ実装が可能⁴。

(1)は電極工程の際、上面発光型は上部にリング電極を設ける必要があり、その電極 による光出力の損失が問題となる⁵⁾。(酸化狭窄やイオン注入構造は除く。反対に、 このリング電極を高次の横モードを抑圧させるために積極的に利用した報告もある⁶⁾)

(2)は上面側 DBR の方が活性層から見て最後の層が空気、もしくは金となるため、 少ないペア数で高反射率を得やすいためである。(3)は応用上重要な利点で、図 3.2 の模式図に示すように、ハンダ材を用いて配線を施した別の基盤に各々の素子を直接 接続するフリップチップ実装が可能となるため、活性層もしくは p 型 DBR 層で発生 した熱が直ぐそばのハンダ材に放熱しやすい構造となり、結果として熱抵抗が減少す るというものである。また熱の放散が良くなると温度上昇による活性層の光学利得係 数の低下が少なくなるため、連続動作時の閾値電流の減少や最大光出力の増加に寄与 する⁷⁰。また VCSEL の基板自体に金属配線をする必要がなくなるので、2次元アレ ー化の際にアレー化の規模によらず、ほぼ全ての素子で素子単体の容量に近づけるこ とができ、直接変調時における変調帯域が電気容量によるカットオフ周波数で制限さ れなくなる。



図 3.2 フリップチップ実装模式図

3.3 下面発光型 VCSEL の作製

下面出射型を作製するには、まず基板が発振波長に対して透明でなければならない。 0.85 µ m帯 VCSEL を透明な基板上に作製する手法として、

- (1)発振波長に対して透明な AlGaAs 基板を用いて、その上に直接 VCSEL 構造をエ ピタキシャル成長する。
- (2) GaAs 基板上に VCSEL を作製し、その後 0.85 µ mに対して透明な基板に貼り合わせ、GaAs 基板を完全に除去する。

という2種類の方法が考えられる。(2)の方は、従来長波長帯で用いられた技術で あるが、近年 0.85µm帯でも下面発光型をこの方法で作製する試みがなされ、GaAs 基 板上に VCSEL構造を成長した後、GaP 基板⁸⁾や、サファイア基板⁹⁾、AlGaAs 基板¹⁰⁾に 直接接着した例が報告されている。しかしながら、素子歩留まり、ウェハサイズの制 限、プロセス工程数を考えると、透明な基板上に直接 VCSEL 構造のエピタキシャル 成長が可能ならば、製造コストや生産性の点からも望ましい。そこで本章では(1) の AlGaAs 基板上への VCSEL の成長について検討することにする。

3.3.1 AlGaAs 基板の透過特性

用いた AIGaAs 基板は日立電線製で、仕様は大きさ 35 mm 角、AI 組成比 0.1、n型 Te ドーピングでキャリア濃度 1×10¹⁸ cm⁻³ である。GaAs 基板上に 700 µ m厚の AIGaAs 層 を液相成長(Liquid phase Epitaxy: LPE)した後、GaAs 基板を研磨して取り除いて作製 されている。図 3.3 に AIGaAs 基板と GaAs 基板の透過スペクトルの測定結果を示す。 基板の厚さは 300 µ mでサンプルの両面に 0.1 %以下の反射防止膜を形成して測定した。 この図から明らかなように、0.85 µ mでは GaAs 基板はほとんど透過しないのに対し、 AIGaAs 基板は透過率 90 %以上を有していることがわかる。しかしながら、本来 AI 組成 0.1 の場合、バンド端波長は 800 nm 近傍であるが、バンドテイルの影響でかなり 長波長領域まで吸収端が伸びていることがわかる。キャリア濃度を更に高くした基板 では、バンドテイルの影響は更に顕著になり、850 nm ではほとんど吸収領域となった。 AI 組成を大きくするとバンド端は短波側にシフトするが、次の項目で述べる VCSEL の 結晶成長の際に問題が生じる可能性が高い。そこで本章では AI 組成 0.1 でキャリア濃 度 n=1×10¹⁸ cm⁻³の基板を用いることにした。



図 3.3 GaAs 及び Al_{0.1}Ga_{0.9}As 基板の透過特性

3.3.2 成長条件の検討

AlGaAs 基板は大気中で酸化されやすい。このためエピタキシャル成長する前に表面 処理が必要になる。基板洗浄に関しては、成長直前に硫酸系のエッチング液で十分に 表面をエッチングした後、時間を置かずに成長室に基板を導入する。そして VCSEL の n型 DBR 層の成長前に厚さ 100 nm のバッファ層の成長を行った。バッファ層の組成 としては、Al_{0.15}Ga_{0.85}As と GaAs 層について検討した。下面出射の場合、出射する光は このバッファ層を通過するため、バッファ層は発振波長に対して透明であることが望 ましい。図 3.4 はバッファ層を成長させた後のノマルスキー顕微鏡による表面写真で ある。



500 μm (a) Al_{0.15}Ga_{0.85} As



(b) GaAs

図 3.4 バッファ層厚 100nm の表面写真

この写真から AIGaAs 層に比べて、GaAs 層のモホロジーの方が良好であることがわか る。これは、AIGaAs 層では成長の初期段階に表面酸化物を核として3次元成長に落ち 入り易いことに起因していると考えられる。図 3.5 に GaAs をバッファにして、成長層 の厚さを増加させた場合の表面の欠陥密度について調べた結果を示す。バッファ層厚 が増すに従い、欠陥密度が減少していることがわかる。しかしながらバッファ層の厚 さが増すと光の透過率も下がるので、本章では透過率 90 %の 100 nm 厚の GaAs バッ ファ層を採用することにした。



図 3.5 表面欠陥密度及び光吸収の GaAs バッファ層厚依存性

3.3.3 層構造と位相マッチング層

図 3.6 に AIGaAs 基板上の VCSEL のバンド構造を示す。GaAs バッファ層と n 型及 び p 型の DBR のペア数以外は、図 2.13 で示したものとほぼ同じである。 n 型の AI_{0.1}Ga_{0.9}As 基板上に n 型 GaAs バッファ層 100 nm、n 型 DBR は 27.5 ペア、p 型 DBR は 30 ペアとし、最後に金の屈折率を考慮して、位相マッチング層である光学波長の 0.16

厚の Al_{0.15}Ga_{0.85}As 層をそれぞれ MOCVD 成長で積層した。さて、ここでこの位相マ ッチング層について述べる。下面発光型は上面からの光を取り出さないため、メサの 上部に Au を全面に蒸着することが可能となる。Au を全面に蒸着すると電流の不均一 注入に留意する必要がなくなり、かつ少ないペア数で反射率を高めることが可能とな



る。しかしながら、単純に /4 厚ごとに成長した p 型 DBR 上に Au を蒸着すると、Au

図 3.6 AIGaAs 基板上の下面発光型 VCSEL のバンドラインアップ

の物性定数である屈折率の虚数部、即ち光の吸収係数が大きく、半導体と Au の界面 での反射光の位相が p 型 DBR の半導体内の反射光の位相とずれるため、かえって反射 率が低下するという現象が表れる。そこで位相マッチング層の検討が必要となる。Au の屈折率としてエリプソメータにより測定した結果から得られた 0.377、吸収係数とし て 5.725 を用いると、マッチング層厚に対して図 3.7 のように反射率が変化する。最終 層としてのマッチング層の厚さを光学波長で 0.16 厚(結果的に、p型 DBR の最終層



図 3.7 DBR の反射率のマッチング層厚依存性

は /4 に 0.16 を加えた 0.41 厚となる)とすれば、後に Au を蒸着した場合 p型 DBR のペア数に関係なく反射率が最も高くなることがわかる。また各層の吸収を 0 とした 場合、マッチング層(+Au)があるときと、ないときの反射率を計算した結果を表に まとめると表 3.1 のようになる。この表からマッチング層を用いると少ないペア数で、 高反射率膜が形成可能なことがわかる。本章の VCSEL では吸収と膜厚の設計値との ずれを考慮して、30 ペアの p型 DBR 層+マッチング層を積層することにした。

 20 pair
 25 pair

 マッチング層なし
 0.99831
 0.999669

 0.16
 マッチング層+Au
 0.99983
 0.99997

表 3.1 p型 DBR の反射率

3.4 下面出射型 VCSEL の素子特性

3.4.1 VCSEL の特性評価

3.3 節で述べたウェハを成長した後、上面に円形にパターニングした Au を裏面電極 に AuGeNi/Au を蒸着し、更に Au パターンの真上にエッチングマスク用にレジストの 円形パターンを形成した後、RIBE で活性層直下までエッチングした。尚、出射面側(基 板裏面)には戻り光の影響を少なくするため、AR (Anti-Reflection)コーティングを 施している。図 3.8 にこの素子の代表的な電流 - 電圧、及び電流 - 光出力特性を示す。



図 3.8 電流 - 電圧、及び電流 - 光出力特性

素子サイズは直径 21µm である。閾値電流、閾値電流密度、及び外部微分量子効率 (出射面側のみ)はそれぞれ 4.6 mA、1.4 kA/cm²、及び 2.9 %であった。電流 - 光出 力特性において多数のキンクが見受けられるが、これは AR コーティングの反射が1 % 程度と大きくなってしまい、戻り光の影響が大きいためと考えられる。次にこの素子 の特性を評価するため、この AIGaAs 基板上の下面出射型 VCSEL の上下 DBR の反射 率が、計算上ちょうど反対になるように GaAs 基板に n 型 DBR 34ペア、p 型 DBR 23 ペアの VCSEL を成長し特性比較を行った。その結果、光出力と外部微分量子効率は GaAs バッファ層や AIGaAs 基板の吸収があるにも関わらずほぼ同じであった。これは 実際に作製した VCSEL の出射側の反射率が計算値と実験値が多少異なっているため と考えられる。図 3.9 に閾値電流密度と閾値電圧のメサ径依存性を示す。閾値電流密 度は、メサ径が減少するとともに回折損失の増大や、2.5.3 項で述べた表面再結合速度 の影響により増大するが、閾値電流密度の値そのものは GaAs 基板と同等の特性が得 られていることがわかる。一方、閾値電圧は GaAs 基板の 2.5 Vに比べて AIGaAs 基板 の方が 3.1 Vと約 0.6 V高い値となっている。これは p 型 DBR のペア数を増やした ことによる素子抵抗の上昇と考えられる。

以上の結果より、AIGaAs 基板上に VCSEL を作製しても、GaAs 基板に比べて遜色のない利得を持つ活性層が成長可能であり、これにより下面出射型 0.85 µ m帯 VCSEL が実現可能であることがわかった。



図 3.9 閾値電流密度と閾値電圧のメササイズ依存性

3.4.2 高光出力型 VCSEL の特性

次に下面出射型 0.85µm帯 VCSEL の高光出力化をついて検討した結果を述べる。 まず出射側の DBR のペア数について検討した。式(2.7)を用いて n型 DBR の反射率 と光出力の関係を注入電流密度をパラメータにして表したグラフを図 3.10 に示す。こ こでは実効キャビティ内の平均内部損失 40 cm⁻¹、内部量子効率 0.9、実効共振器長を 1.5 µmで計算している。この図から、ある出力を与えるに最適な反射率が存在すること がわかり、16µm の素子、注入電流 3 kA/cm²時で 1 mW 以上 のオーダに達するため には反射率を 99.4 %程度に設定することが望ましいことがわかる。そこで n 側の DBR のペア数を 23 ペア(計算値 0.995)に設定して VCSEL ウェハを作製することにした。



図 3.10 光出力の反射率依存性

次に Gain-offset 量の最適化について検討を行った。まず PL ピークを 840 nm、共振 波長を 860 nm 近傍になるようにスペーサ層の厚さを変えて VCSEL 構造の結晶成長を 数回行った。図 3.11 に作製した各素子の発振波長に対する閾値電流、及び最大光出力 を示す。ここで発振波長は注入電流密度 3 kA/cm²(注入電流 6 mA)時の値を基準にし た。閾値電流は発振波長 862 nm 近傍で最低値をとり、光出力は 868 nm で最大値をと ることがこの図からわかる。この Gain-offset 量は 2.5.2 項で得られた値より少し大きく なっているが、これは p 型 DBR のペア数の増加による閾値電圧の上昇に起因している と考えられる。



図 3.11 閾値電流と最大光出力の発振波長依存性

次に、下部 DBR のペア数を 23 ペア、Gain-offset が 15 nm 時の電流 - 光出力特性の メササイズ依存性を図 3.12 に示す。メサ径は 16µm 、21µm 、26µm の3通り で閾値電流はそれぞれ 2.1、2.4、4.35 mA であった。また閾値電流時の微分抵抗はそれ ぞれ 173、143、86 であった。図 3.13 にメサ径 16µm で発振波長 863 nm、25 における電流 - 光出力特性を示す。閾値電流は 2.1 mA、閾値電圧 2.3 V、最大光出力 4.6 mW、最大電力変換効率 11.2 %が得られた。外部微分量子効率は 22 %となり、前出の 2.9 %の約 10 倍弱となっている。電力変換効率のメサ径依存性は、このメササイズの



図 3.12 電流 - 光出力のメサ

図 3.13 16 µm 、VCSEL の電流 - 電圧、

サイズ依存性 電流一光出力、及び電力変換効率特性 範囲内ではほとんど変化なく 11 ~ 12 %であった。この電力変換効率は、メサを形成 した VCSEL 構造において報告されている中で最高水準のものであり¹¹⁻¹³、これは AIGaAs 基板上の VCSEL が GaAs 基板上のものと比べて遜色ないものであることを示 している。

次に、この 16µm の電流 - 光出力特性の温度依存性を図 3.14 に示し、またその閾 値電流と最大光出力を図 3.15 にまとめる。最高発振温度は 130 で、100 まで 1 mW 以上の出力が得られている。この最高発振温度の値は GaAs 基板上 VCSEL とほぼ同程 度であり¹⁴⁻¹⁵、このことからも AlGaAs 基板上の活性層の結晶中に重大な非発光再結合 中心がないことが予想される。また、図 3.15 より 20~80 までの閾値電流の変動は 0.5 mA、ピークパワーは 50 %の変動と非常に小さいことがわかる。このように温度 変動に対して閾値電流や光出力の変化量が少ないことは、光インターコネクション用 光源として用いる場合に重要な要素となる。一般に端面発光レーザの電流 - 光出力特 性は温度変動により大きく変化するので、安定動作させるためにペルチェ素子や温度 コントローラ等の高価な温度制御部品が必要となっている。一方、ここで得られた VCSEL の特性は、温度コントローラを用いずに使用するのに十分な値が得られており、 温度制御フリーが要求される光インターコネクション用光源として有望であることが わかった。





この項の最後に、この素子単体の熱抵抗について述べる。熱抵抗 R_{th} は素子の活性層の温度上昇を左右するもので次式のように表わされる。

$$R_{th} = \frac{\Delta \Gamma}{I \cdot V - P}$$
(3.1)

ここで、 Tは活性層の上昇温度、I、V は動作電流と電圧、Pは光出力である。厳密 には光出力は上面からと下面からの光強度の和であるが、ここでは上面からの光出力 はほとんどないため省略する。活性層の上昇温度の測定には 2.5.2 項で用いた方法をと り、この結果をメサ径ごとに表したのが図 3.16 である。この図は横軸は電流・電圧の 積から光出力を引いた値で、縦軸は活性層の上昇温度である。この結果から入力の消 費電力に対し活性層の上昇温度は比例関係にあり、その勾配から熱抵抗は素子径 16µ m 、26µm でそれぞれ 1210 K/W、660 K/W という値が得られた。この値は報告さ れている上面発光・酸化狭窄型 VCSEL とほぼ同等の値である¹⁶⁾。以上より、0.85µm 帯下面発光型 VCSEL において、光出力、温度特性、熱抵抗のいずれの点でも、上面 発光型と同等な特性が得られることを実証した。



図 3.16 熱抵抗の素子サイズ依存性

3.4.3 2次元アレー化

ここでは、前項で作製した高出力タイプの下面発光型 0.85 µ m帯 VCSEL の 8 × 8 (64) 素子での 2 次元アレー化について述べる。作製手順は上面発光型とほぼ同じプロセス で、素子間隔は 250 µ mピッチで作製した。但し、n 電極は AIGaAs 基板ではなく、そ の上の n 型 DBR 層から取り出し、上面の成長層の表面までパッド電極を配線して、n 型と p 型の電極を同じ高さにしている。出射側は全面に AR コートティングを施し、 実装用の基盤は放熱性のよい AIN を用いた。その AIN 基盤上に 8 × 8 の p 電極配線 64 本とn 電極の配線を電気容量の低減を目的に形成している。その後 In ハンダを用いて、
8×8 VCSEL アレーチップをフリップチップボンディングした。ハンダ材の大きさは80 µm であり、このハンダのサイズは素子の歩留まりと、チップの大きさ(3×3 mm²) の観点から決定した。図 3.17 にフリップチップ実装の断面の模式図を、図 3.18 に実際 にフリップチップ実装した VCSEL アレーのチップの出射側からの写真を示す。 AIN 基板の上に In ハンダと Au の配線で素子が結線されており、下面出射型 2 次元ア レーVCSEL が作製されている様子がわかる。





図 3.17 フリップチップ実装した 8 × 8 下面発光型 VCSEL の模式図

図 3.18 出射側からの写真

次に作製した下面発光型の 64 素子の閾値電流の分布を図 3.19 に示す。閾値電流は 1.6 ±0.3 mA の分布で、実装前後で閾値電流が 2.1 から 1.6 mA に減少したことがわかる。





これはフリップチップ実装したことで、 素子の放熱性がよくなり相対的に光学利 得が大きくなり閾値電流が減少したため と考えられる。また閾値電流のばらつき は、報告されたレーザアレーの分布と遜 色なく¹⁷⁻¹⁸⁾、これは AIGaAs 基板上でも、 均一性の良好な2次元アレーレーザが作 製可能であることを示している。

次に、変調特性について述べる。第2 章 2.6 節に上面発光型 VCSEL で2次元 アレー化を行った際、素子配線による寄 生容量が問題になった。下面発光型にした場合は、素子配線は VCSEL 基板上ではな く AIN 基盤上に作製されるため、その寄生容量はメサ部分の pn 接合からなる容量の みになることが予想される。そこで図 3.18 で示したアレー化された素子の容量を AIN 基盤上のパッド部分にプローブを当てて測定したところ、64 の全素子で 0.5±0.2 pF と いう値が得られた。これは 2.6.2 項で述べた上面発光型の 1/10 以下の値であり、フリ ップチップ実装により配線の寄生容量をほとんど取り除くことが可能であることがわ かった。配線がない場合の 0.2 pF に比べて少し大きな値となっているが、これは n 電 極の配線の影響である。このような容量低減化の結果、Cutoff 周波数は式(2.34)より 4~10 GHz となる。そこで最も容量の大きい中央付近の素子の変調特性を測定した結 果を図 3.20 に示す。閾値電流の 2.6 倍(駆動電流 4.2 mA)時で、緩和振動周波数が 1.6 GHz 付近で観測され、-3 dB で定義される帯域は 2.6 GHz まで達していることがわかる。 比較のため上面発光型の変調特性も示した。上面発光型は緩和振動のピークが観測さ れず、しかも 3 dB 帯域は 250 MHz であり、明らかに Cutoff 周波数で制限されている ことがわかる。



図 3.20 2 次元 VCSEL アレーの 1 素子 (中央付近)の変調特性

以上より、フリップチップ実装することで、AlGaAs 基板上の下面発光型2次元 VCSEL アレーにおいて閾値電流、光出力、変調帯域のいずれの点でも、上面発光型の 2次元 VCSEL アレーを上回る特性が得られた。

3.5 まとめ

本章では下面発光型 0.85µm帯 VCSEL を取り上げ、AIGaAs 基板上の VCSEL を提 案し、出射側の反射率の検討、フリップチップ実装を行うことで、第2章で得られた 上面発光型 VCSEL の特性を光出力、閾値電流、電力変換効率の全ての点で上回る値 が得られた。

以下本章で得られた結果について列記する。

- (1) AIGaAs 基板上の成長ではバッファ層の組成が重要であり、AIGaAs バッファ層では3次元成長が起こりやすく、GaAs バッファ層が有効であることがわかった。
- (2)出射側の反射率を制御することにより高光出力化が可能であることを計算により 明らかにた。そして、実際に下面発光型 VCSEL を作製し 26µm で最大 5 mW 以上の光出力が達成された。また 16µm の素子で閾値電流 2.1 mA、最大光出 力 4.6 mW、電力変換効率 11.2 %、最高連続発振温度 130 が得られた。
- (3)下面出射型 VCSEL の 8×8 の2次元アレー化を行い、閾値電流のばらつきの少ないアレーレーザが AlGaAs 基板でも作製可能であることを示した。更にこれをAIN 基盤上に In ハンダを用いてフリップチップ実装することで、配線容量を少なくし、8×8 の 64 素子全てにおいて、GHz レベルの変調が可能であることを実証した。

【第3章 参考文献】

- 1) J. L. Jewell, J. P. Harbison, A. Scherer, Y. H. Lee, and L. T. Florez, IEEE J. Quantum Electron., 27, 1332 (1991)
- M. Takahashi, P. Vaccaro, K. Fujita, T. Watanabe, T. Mukaihara, F. Koyama, and K. Iga, IEEE Photon. Technol. Lett., 8, 737 (1996)
- P. D. Floyd, B. J. Thibeault, E. R. Hegblom, J. Ko, L. A. Coldren, and J. L. Merz, IEEE Photon. Technol. Lett., 8, 590 (1996)
- T. Mclaren, S. Y. Kang, W. Zhang, D. Hellman, T. Ju, and Y. C. Lee, Proc, 45th ECTC (Electronic Components & Technology Conference), 393 (1995)
- 5) F. H. Peters, G. D. Robinson, M. G. Peters, D. B. Young, and L. A. Coldren, IEEE Photon. Technol. Lett., 6, 1176 (1994)
- K. Tai, Y. Lai, K. F. Huang, T. C. Huang, T. D. Lee, and C. C. Wu, Appl. Phys. Lett., 63, 2624 (1993)
- 7) T. Wipiejewski, M. G. Peters, B. J. Thibeault, D. B. Young, and L. A. Coldren, IEEE Photon. Technol. Lett., 8, 10 (1996)
- 8) C. K. Lin, S. W. Ryu, W. J. Choi, and P. D. Dapkus, IEEE Photon. Technol. Lett., 11, 937 (1999)
- D. V. Tishinin, P. D. Dapkus, A. E. Bond, I. Kim, C. K. lin, and J. O'Brien, IEEE Photon. Technol. Lett., 11, 1003 (1999)
- K. D. Choquette, K. M. Geib, B. Roberds, H. Q. Hou, R. D. Twesten, and B. E. Hammons, Electron. Lett., 34, 1404 (1998)
- 11) K. L. Lear, and S. A. Chalmers, IEEE Photon. Technol. Lett., 5, 972 (1993)
- M. G. Peters, B. J. Thibeault, D. B. Young, A. C. Gossard, and L. A. Coldren, J. Vac. Sci. Technol. B. 12, 3075 (1994)
- K. L. Lear, R. P. Schneider, K. D. Choquette, S. P. Kilcoyne, J. J. Figiel, and J. C. Zolper, IEEE Photon. Technol. Lett., 6, 1053 (1994)
- 14) R. A. Morgan, M. K. hibbs-Brenner, T. M. Marta, R. A. Walterson, S. Bounnak, E. L. Kalweit, and J. A. Lehman, IEEE Photon. Technol. Lett., 7, 441 (1995)
- 15) Bo Lu, P. Zhou, J. Cheng, and K. J. Malloy, Appl. Phys. Lett., 65, 1337 (1994)
- 16) Y. C. Lee, S. E. Swirhun, W. S. Fu, T. A. keyser, J. Jewell, and W. E. Quinn, Proc.

45th ECTC (Electronic omponents & Technology Conference), 387 (1995)

- 17) E. Zeep, B. Moller, G. Reinner, M. Ries, T. Hackbarth, and K. J. Ebeling, Proc.14th IEEE Int. Semiconductor Conference, W1.2, 175 (1994)
- 18) R. A. Morgan, L. M. F. Chirovsky, M. W. Focht, G. Guth, M. T. Asom, R. E. Leibenguth, K. C. Robinson, Y. H. Lee, and J. L. Jewell, Proc. SPIE, 1562, 149 (1991)

第4章 wafer fusion 法を用いた 1.55 µ m帯 VCSEL

4.1 緒言

第2、3章において、0.85µm帯の VCSEL が優れた特性を有し、光インターコネ クション用光源として有望であることを示した。しかしながら、石英系光ファイバで の伝送を考えた場合、ファイバ内の伝送ロスのため 0.85µm帯の伝送距離は 300 m 以 内となってしまう¹⁾。そこで VCSEL を用いた長距離伝送を可能にするためには、長波 長化が不回避となる。もし、0.85µm帯 VCSEL の優れた特性をそのまま引継いで長波 長化が可能であるならば、光インターコネクション用の光源だけに留まらず、WDM (Wavelength Division Multiplexing)用の多波長レーザ²⁾や、波長可変レーザ³⁾等、広範 囲な応用分野も期待される。そこで、本章の前半では光ファイバの最小損失帯である 1.55µm帯波長の VCSEL 実現へ向けて重要な作製技術である wafer fusion について取 り上げ、後半ではこの wafer fusion 法を用いて作製された 1.55µm帯 VCSEL について 述べる。

4.2 VCSELの長波長化へのアプローチ

長波長帯 VCSEL を作製するためには、その発振波長域に利得を持つ活性層材料を 選定しなければならない。長波長帯(1.3~1.55µm)に利得を有する材料としては、InP に格子整合した InGaAsP もしくは InAIGaAs 系を用いることが一般的である。このた め GaAs 系の VCSEL 構造を InP 系の材料に置き換えれば、長波長帯 VCSEL が実現可 能と類推されるが、材料を InP 系に変えると VCSEL にとって克服すべき様々な問題が 生じてくる。

まず InP 系材料で作製された長波長帯レーザは、GaAs 系の短波長帯に比べて、温度 特性が悪く、オージェ再結合や価電子間吸収が大きいといった問題が挙げられ⁴⁾、こ れは VCSEL にとって室温連続動作ですら達成困難にする要因となっている。次に VCSEL を構成する反射鏡の材料選択の問題が浮上してくる。InP に格子整合した材料 系で DBR 構造を作製する場合、一般的に InP と InGaAsP や InAIAs と InAIGaAs の組 み合わせが候補に挙がるが、この何れの組み合わせでも 2 種類の半導体の屈折率差が 小さいため、高反射率膜を形成するのに必要な全膜厚が、0.85 µ m帯 GaAs 系 VCSEL の 3 倍程度の 10 µ m以上にも及ぶ ⁵⁻⁶⁾。このため長時間にわたり膜厚と組成を制御しな がら結晶成長することが必要となり、格子整合条件が非常に厳しくなる ⁷⁾。更に GaAs に比べて、InGaAsP、InAIAs 、InAIGaAs 等は熱伝導率が悪い材料系であるため、素子 の熱抵抗が桁違いに高くなる可能性があり⁸⁾、この点からも VCSEL の室温連続発振、 高温動作には不向きな材料であると考えられる。

このような状態の中、2000 年に入って、長波長帯 VCSEL の中でも光ファイバの材 料分散が小さい 1.3 µm帯の研究開発が活発化してきた。これは、GaAs にほぼ格子整 合する InGaNAs⁹⁾や GaAsSb¹⁰⁾もしくは InAs (InGaAs)量子ドット¹¹⁾といった 1.3µm 帯で高い光学利得を有する発光材料の結晶成長が可能になったためである。こういっ た材料系は InP 系とは異なり、GaAs や AlGaAs をクラッド層とした VCSEL 構成が可 能なため、伝導帯のバンドオフセット Ec が大きくとれ、また深い量子井戸が作製で きる。このため、高温、もしくは高電流注入時の電子のオーバーフローの抑制が可能 となり、活性層の温度特性が良くなるという利点を持っている。更にこのような活性 層が熱伝導性がよく大きな屈折率差がとれる GaAs/AlAs 系のミラー上に連続的に成長 可能であるため、活性層だけではなく VCSEL 全体としても GaAs 系 VCSEL と同等の 温度特性が得られると期待されている。

一方、ファイバの最小損失帯である 1.55 µm帯の GaAs に格子整合する発光材料は、 現段階ではデバイスに用いる程の光学利得を持つ結晶が得られているとは言いがたい ¹²⁾。このため 1990 年代半ばまで、1.55µm帯 VCSEL の研究は、InP 系活性層と上下の ミラーは誘電体多層膜を用いる報告例が多く¹³⁻¹⁴⁾、光吸収が少なく、熱伝導性の良い 誘電体の材料探索が研究分野の中心であった。しかしながらこの上下とも誘電体を用 いる構造は活性層部分の直下に誘電体多層膜を堆積するため、その部分の基板を取り 除く必要がある。このため一定以上の素子間隔をとる必要があり高密度の 2 次元アレ ー構造には適さないという問題点があった。また共振器部分の厚さ数µmの半導体を 誘電体ミラーで挟むデバイス構造を取るため、耐久性が疑問視されていた。そこで InP に格子整合した InAIAs/InAIGaAs を下部 DBR として用い、半導体ミラー層と活性層を InP 基板上に一括成長した後、放熱性の優れた材料で上部 DBR を積層し、上部 DBR 層をヒートシンクにマウントすることで熱伝導性の問題を回避しようという試みもあ る¹⁵⁻¹⁶⁾。

一方、これとは趣を異にした方法として、発光層は InP 系材料で、ミラー層は GaAs/AIAs DBR を用いて長波長帯 VCSEL を作製するという手法が 90 年代後半に提案

され¹⁷⁾、デバイス特性として閾値電流 1 mA 以下で室温 CW 動作が報告された¹⁸⁾。 この構造では、活性層部分は InP 基板上に従来の InP 系材料を、高反射ミラー部分は GaAs 基板上に GaAs/AIAs ミラーを、各々別々にエピタキシャル成長する。その後、 二つの結晶表面どうしを直接接着しアニールすることにより GaAs と InP との間の共 有結合を形成するという、wafer fusion 法と呼ばれる方法を用いることにより VCSEL 構造の作製が可能となった。

こういった異種材料基板の接着技術は、LSI の分野で最近盛んに議論されている低 消費電力と高速性を目的とした SOI 基板の出現に誘起させられたものである。SOI 基 板は Si 酸化膜と Si の表面どうしを重ね合わせた後、アニールすることで接着し、そ の後上面の基板をエッチング、もしくは smart cut 法と呼ばれる方法で取り除いて埋込 み酸化膜上に薄い Si 層を形成することで浮遊容量の低減を図ったものである¹⁹⁾。現 在、酸素のイオン注入を用いた SIMOX 基板とその優劣を競っている。この直接接着 技術を Si 以外の III-V 族にまで範囲を広げたのが、wafer fusion 法である。SOI 基板と 異なる点は接着界面に電流が流れること、また接着後の結晶の光学利得にほとんど変 化がないことが重要となる。この接着技術は、今までにヘテロエピタキシャル成長で は成し得なかった格子不整合系の良質な薄膜を形成できる可能性がある。また接着の 際、結晶の面方位の自由度が増すことから、光学的物性まで巻き込んだ一大分野に発 展しうる可能性を持つことが指摘されている²⁰⁾。更には、III-V 族半導体どうしのみ に限らず、Si 基板と III-V 族半導体という組み合わせも考えられ 、光・電子デバイス の融合といった OEIC (Opto- Electronics Integrated Circuit)化へのプレークスルーとな る可能性も報告されている²¹⁾。

こうした背景を踏まえて、本章では 1.55 µ m帯 VCSEL の室温連続動作の達成を目 指して、本章前半で、その作製法の要である GaAs と InP の wafer fusion について議論 し、後半で wafer fusion 法により作製された VCSEL の特性について述べる。

4.3 wafer fusion 法

4.3.1 Si と Si 酸化膜の接着のメカニズム

まず III-V 族半導体の接着に入る前に、Si ウェハどうしの接着技術のメカニズムにつ いて説明する。Si ウェハどうしの接着は、一般に図 4.1 に示したように説明される。 鏡面研磨した Si 基板を洗浄後、親水処理を施し基板最表面を OH 基にする。その後、 親水性を有した Si 基板の表面どうしを室温で重ね合わせる。この結果 200 以下の低 温で OH 基どうしの水素結合が起こり弱い結合が形成される。その後、高温熱処理す ることで脱水縮合が起こり、Si と O の間に Si-O-Si 結合ができて接着が強固になる。 そして更に高温にすると(約 1000)O が基板中に拡散し、接合面において Si 原子 どうしが完全に化学結合することになる。接合面の酸素濃度は Si と同程度で接合強度 は室温から 200 までは弱いが、1000 では Si の破壊強度と同じ 100 kg/cm²にま で達するという報告例もある²²⁾。また基板の方位をずらすと結晶欠陥が生じるという 報告もある²²⁾。こうしたメカニズムは異種基板どうしを接着する場合でも同様である と類推されるが、III-V 族半導体の結晶どうしの接着には未だ定説はない。しかしなが ら、上述のことを考慮して異種基板どうしである InP/GaAs を接着する上で重要と思わ れる検討項目を、半導体レーザを作製することを念頭に置きながら列挙してみると、

- (1)接着する直前の基板表面状態(親水性 あるいは 疎水性)
- (2) 基板の面方位依存性
- (3)表面のモホロジーの影響
- (4)アニール温度依存性
- (5)アニール時の荷重依存性
- (6) PL 強度の接着界面からの距離依存性
- (7) 接着界面の電気的特性
- (8)結晶欠陥の発生

等が考えられる。



図 4.1 Si ウェハの直接接着

4.3.2 表面処理

InP と GaAs を接着する際、表面層に形成された自然酸化膜を除去するため、それぞ れの基板表面の前処理の方法が最初の問題となる。今まで報告された例では、HF、BHF、 硫酸系、K₃Fe(CN)₆などエッチャントや方法は様々である²³⁻²⁵⁾。また本論文では GaAs 系の DBR と InP の接着を最終目的としているので、GaAs に対して硫酸系のエッチャ ントを適用するのはエッチングレートが極めて大きいため適当でない。これは光学波 長の1/4厚に制御して成長した GaAs 系 DBR の最上位層の GaAs 膜厚が、反射率に大 きく影響するためである。そこで(100)面の InP と GaAs に対して自然酸化膜を除去す るエッチャントとして BHF、フルウチ化学社製セミコクリーン 23 (pH 12.1)、水で 1/2 に希釈したシプレー社製現像液(pH 12.7)、そして硫酸系(InP のエッチャント用の み)を候補として取り上げ、そのエッチングレートを測定した。本実験において使用 した GaAs、InP 基板は住友電工製のウェハを使用した。キャリア濃度は n 型 GaAs (1-2×10¹⁸ cm⁻³)、n型 InP(1-2×10¹⁸ cm⁻³)である。エッチング時間は約 60 時間で,室温 放置の状態で行った。また硫酸系エッチング液は調製してから 6 時間以上放置してか ら使用した。この結果を表 4.1 に示す。InP は BHF、セミコクリーンではほとんどエッ チングされないが、BHF でエッチングした InP の表面が鏡面であったのに対し、セミ コクリーンでエッチングした表面のモホロジーは約 100 以下の凹凸があり荒れてい た。

エッチャント 基板	BHF	セミコクリーン 2 3	硫酸:過酸化水素:水 3:1:1
GaAs	0.36 /min	3.3 /min	
InP	0 (エッチングされない)	0 (エッチングされない)	9.3 /min

表 4.1 各々の基板に対するエッチングレート

4.3.3 InP、GaAs、Siの表面状態

各々の基板におけるエッチング後の表面状態を表 4.2 に示す。また Si 基板について も同様の実験を行ったので、参考のために付記する。

親水性、疎水性の判断は、正確には表面に水滴をたらして、その接触角度から求め るべきであるが、ここではそういった測定は行っていなく目視で判断している。表 4.2 で示したように、BHF もしくはセミコクリーンの場合は、GaAs 表面がエッチング直

エッチャント 基板	BHF	セミコクリーン23	硫酸:過酸化水素:水 3:1:1
GaAs	親水性 疎水性	親水性 疎水性	
InP	親水性	親水性	親水性
Si	親水性		疎水性

表 4.2 各々のエッチャント後の表面状態

後は親水性であるが、大気に触れると急激に変化して疎水性に変化していく。これは InP は表面が In 原子で終端し、極性が陽イオンであるため OH⁻ イオンと結合しやすいのに 対して、GaAs は As 面の方が安定であるため As 原子が終端となり、理想的な表面状 態が負イオンとなるため H⁺ イオンと結合しやすいためと推論される。

そこで、最終段階の前処理法の候補として、GaAs 基板については BHF 5 分、セミ コクリーン 3 分、InP 基板について H₂SO₄:H₂O₂:H₂O = 3:1:1 溶液 15 sec, BHF 5 分とし た。これにより、GaAs は 約 12 , InP は 2~3 エッチングされたことになる。InP でセミコクリーンを用いなかった理由は表面モホロジーの劣化を防ぐためである。図 4.2 に作製工程を示す。サンプルの大きさは 6×8 mm² とし、GaAs 基板上を親水性にす る場合は水中で InP と接着した。これは前処理後、大気に触れて表面が疎水性になら ないようにするためである。また疎水性にする場合は、BHF のみの前処理をし、水洗 後、大気中で 2 分間放置し InP と接着をした。接着後サンプルを 160 の温度でホッ トプレート上で 180 g程度の荷重(約 360g 重/cm²)をかけ、60 分以上放置し水を完全 に蒸発させた。その後カーボンボート上にサンプルに乗せ、Mo(モリブデン)ブロッ クの荷重をかけ、水素雰囲気中で1時間のアニールを行った。



図 4.2 Wafer fusion の工程

4.3.4 表面状態依存性

4.3.3 項で述べた方法で表面のエッチングを行って作製したサンプルの接着状況を表 4.3 に示す。ここでアニール温度の上限を 650 としているが、これは InP 側には最終 的に pn 接合を有する発光層が形成されていることを念頭に置いており、InP 系の成長 層内の p 型ドーパントの拡散を考慮したためである。

表 4.3 から分かるように GaAs と InP の接着状態には表面状態、即ち疎水性か親水性 かが大きな役割を示していることが分かる。GaAs 表面が疎水性の場合は室温及び 160 での処理では接着せず、水素雰囲気中のアニールによって接着される。GaAs 表面が親水性の場合は、水中からサンプルを取り出しホットプレート上で 160 にして 水を完全に蒸発させると、GaAs と InP は水素結合により既にピンセットでは剥がれな い程度に強く接着していた。また、水中の接着ではなく、窒素雰囲気中において GaAs 表面を N₂ ブローして InP との接触を行っても、室温で接着が確認された。

次に GaAs 表面を親水性にして接着したサンプルの InP 基板側の機械研磨を試みた。 この結果を同じ表 4.3 にまとめたが、450 以下では研磨中に基板どうしが分離して しまった。この結果よりアニール温度が上昇すれば接着強度が増すことが推測される。

以上より、機械的な耐久性を考慮すると、InP/GaAs の wafer fusion において、GaAs 表面を親水性にして500 以上でアニールすることが望ましいことがわかった。

アニール温度	夏 疎水性	親水性	研磨後(注2)	
650				
600				
550				
500				
450	×		×	
160 (注3	i) ×		×	

表 4.3 GaAs 基板の表面状態の違いによる接着

注1) 接着 部分的に剥がれる × 接着せず。

注2)研磨は親水性のみ行った。

注3)160 は水素アニール前。

4.4 接着ウェハの特性評価

4.4.1 アニール温度依存性と荷重依存性

4.3 節で述べた方法で形成された InP/GaAs 界面の電流 - 電圧特性を調べるために、
wafer fusion を行ったサンプルに 50µm のメサ形成を行った。作製手順を図 4.3 に示
す。まず、上部 InP の厚さが 50µmになるまで研磨し(b)、リフトオフで InP 側に直
径 50µmの円形パターンの AuGeNi/Au を形成し、裏面(GaAs 側)は、全面に AuGeNi/Au
を蒸着する(c)。420 でアニールしオーミックコンタクトをとった後、飽和 Br 水、
HBr、水の混合溶液(2:1:1)で GaAs 表面が表れるまでエッチングして円柱状のメサを
形成した(d)。



図 4.4 に電流 - 電圧特性を示す。尚、サンプル作製の際、アニール時の荷重は 3000 Pa で統一している。極性は InP 側に正のバイアスを加えた方向を順方向とした。この図 からわかるように、順方向の特性はヘテロ障壁に起因した、いわゆるダイオード的な

S



特性となった。またアニール温度よる温度依存性が明らかに見られ、温度上昇ととも に立ち上がり電圧および抵抗が低くなることが確認された。

次にアニール温度、時間を 600 、1時間とした場合の荷重依存性による電流 - 電 圧特性を図 4.5 に示す。アニール時の荷重は 3000 Pa、5600 Pa、10000 Pa の3 通り行い、 実際に VCSEL 動作時に流す電流密度を考慮して 10 kA/cm² まで測定した。荷重が増す に従い、温度依存性と同様に立ち上がり電圧及び抵抗が小さくなる傾向が確認された。 特に、3000 Pa、5600 Pa に大きな違いがあり、アニール時における荷重が直接接着の 効果を高めていることがわかる。



図 4.5 電流ー電圧特性の荷重依存性

4.4.2 結晶評価

図 4.6 にアニール温度 600 、1時間、荷重 10000 Pa で接着した場合の断面透過型 電子顕微鏡(TEM)像を示す。この図より GaAs と InP の界面には隙間がなく、かつ GaAs の As と InP の In の格子が連続的に接着されていることがわかる。また GaAs と InP 間には 3.7 %の格子不整合があるにもかかわらず、ヘテロエピタキシャル成長に良 く見られる 60 度転位は観察されず、観測されたのは刃状転位(矢印部分)のみで、貫 通転位の存在は確認されなかった。

一般に結晶基板の表面モホロジーは数+ あることから、隙間のない界面が得られたことは、アニールによって界面付近の結晶の格子の再配列が行われ、GaAs と InP が 化学結合を形成したと考えられる。

新たに化学結合が形成される理由として、Loらの報告によると²⁶⁾、分離して結晶



格子の再配列が行われるよりは、接着して再構築されたほうが表面エネルギーが小さ いこと、また In 原子の表面モビリティが高いため、GaAs 層はそのままで InP 層側の 結晶の再配列が成され、界面付近の原子の相互拡散が起こらないと論じている。この ことは化学結合を有する直接接着を行うためには In 原子が必要であることと等価であ ると考えられるが、GaAs/Siや GaAs/GaAs 等の接着も、既に報告されていることから²⁷、 III-V 族半導体どうしの直接接着のメカニズムはまだはっきりとした定説がないと言わ ざる得ない。しかしながら、InP/GaAs において、上述の接着のメカニズムが正しいと 仮定すると、接着する際の InP 側の結晶の再配列により InP 側の結晶の内部に何らか の結晶性の変化が見られることが予想される。そこで接着界面からの距離をパラメー タとして、InP 側の層のエッチピット密度(EPD)を測定することにした。接着条件は アニール温度 600 、時間 1h である。サンプルは、InP 基板に光学波長の 1/4 の厚さ で MOCVD 法によりエピタキシャル成長して作製された InP/InGaAsP 層 (バンドギャ ップ波長 Ig=1.4µm組成)(厚さ InP 122 nm、InGaAsP 112 nm)を 10 ペアを積層し た DBR 構造である。EPD は、InP と InGaAsP 層を2種類の選択エッチング液 (HCI:H₂PO₄=1:1とH₂SO₄:H₂O,:H₂O = 3:1:1) を用いて1ペアずつエッチングしながら InP 層を表面に出し、HBr:H₃PO₄=1:2 の混合溶液を用いてエッチピットを露出させ計数し た。図 4.7 はこのときの表面写真で(a)は界面からの距離が 1.78μm(7.5 ペア)、 (b)は 0.38 µm (1.5 ペア)で荷重は 5600 Pa、アニール温度 600 、1 hの条件で サンプル内ほぼ同一箇所のものである。接着界面から 1.8 µ m 程度では 1.5 × 10⁴ cm⁻² で あるが、界面に近づくにつれ、徐々に EPD の増加が見られ、0.4 µ m で 5 × 10⁴ cm⁻²と



50 µm

50 µm

(a)1.78µm

(b) 0.38 µ m



なっていることがわかった。

図 4.8 に接着界面からの距離 d とアニール時の荷重をパラメータとしたときの InP 層 の EPD の関係を示す。接着界面からの距離が短くなるにつれ、わずかにであるが上昇 傾向にあることがわかる。特に、荷重 10000 Pa の場合、接着界面からの距離が 0.15 µ m程度のところで EPD が測れない程多数発生していて、結晶界面が上部の結晶に影響 を与えていることが明らかとなった。また基板そのものの EPD は 10⁴ cm⁻² 程度である から、0.8 µ m 以上離れていれば、EPD の増加は観測されず、再構成による影響の及 ぶ範囲は界面から 0.8 µ m程度であることがわかった。



4.4.3 光学的結晶評価

次に接着による上部層(発光層がある InP 側)への影響について PL 強度の変化を調べた。サンプルはまず InP 基板上に格子整合した約 0.45 μ m厚の InGaAsP (Ig=1.55 μ m組成)層と 0.1 μ m、0.2 μ m、0.5 μ m、1 μ mの4種類の膜厚の InP 層を MOCVD 法 で積層した。この InP 層面を GaAs 基板に荷重を加えて接着した後、InP 基板を約 30 μ mまで研磨した。InGaAsP 層の PL 強度は接着する前に成長層側からの発光を測定して おき、直接接着後は InP 基板側からの発光を測定した。図 4.9 に成長した InP 膜厚と PL 強度比の荷重依存性を示す。荷重 3000 Pa、5600 Pa においては、InP の厚さが 0.5 μ m 以上であれば、PL 強度比は接着前と比べて 90 %以上となり、ほぼ同程度の発光が得 られた。しかし InGaAsP 発光層が接着界面に近づくにつれて PL 強度は減少傾向を示 し、0.2 μ mでは 60 %程度、0.1 μ mでは、それぞれ 40 %、20 %となり、かなりの発光 強度の減少が見られる。また荷重 10000 Pa においては 1 μ m以上接着界面から発光層 が離れていても 40 %程度の発光強度となり、InP の膜厚が薄くなるにつれてほぼ線形 的に減少し、0.1 μ m程度では 10 %程度の発光しか得られなかった。荷重 5600 Pa より 小さい場合の結果は、界面からの距離が 0.4 μ m程度まで非発光再結合の発生領域があ るという CL (Cathodoluminescence)の結果のなとなり、の20 20 280

このことは荷重が増すにつれて、InP 層の格子の再配列が行われ、その結果良好なへ テロ接合が形成されるが、再配列のため InP の上部層への影響が大きくなることを意



図 4.9 PL 強度の界面からの距離と荷重依存性

味している。つまり低抵抗な接着界面かつ高利得な発光層が要求される半導体レーザ を作製する場合、光学利得と電気的特性はアニール時の荷重条件においてトレードオ フの関係にあり、最適条件が存在することを示唆している。これは特に VCSEL のよ うな短共振器構造を作製する場合、共振器長を設計する上での構造制限要素となるも のであり、接着界面からの活性層の位置、荷重条件が重要であることがわかる。

以上、上述の結果から接着界面から活性層までの距離は 0.5µm以上、荷重 5600 Pa 程度、アニール温度 600 、アニール時間1hの条件であれば、活性層の光学利得へ の影響がほとんどなく、かつ接着界面の電気的特性も理想に近いヘテロ接合が形成出 来ることがわかった。

4.5 端面発光型半導体レーザの作製

次に、これまでの結果を踏まえて、wafer fusion 法の半導体レーザ作製への導入の可 否を検証するため、端面発光型半導体レーザの作製を行った。半導体レーザの組成構 造を図 4.10 に示す。まず p型 InP 基板上に p型 InGaAs エッチングストップ層、厚さ 1.5 µmの p型 InP クラッド層、p型 InGaAsP(g=1.1µm)ガイド層、発光ピーク波長 1.3µmを有する 1%の圧縮歪みの InGaAsP/InGaAsP 6 層の MQW 活性層、n型 InGaAsP ガイド層、n型 InP クラッド層、n型 InGaAs コンタクト層を順次 MOCVD 法で成長し た。そして n型 InGaAs コンタクト層を選択エッチングし、n型 InP クラッド層を露出 させた後、n型 InP の表面と n型 GaAs 基板の表面を接着させ wafer fusion を行った。 接着条件はアニール温度 600 、時間 1 h で、荷重の値を 3 種類変化させて行った。 p-InP 基板の除去を行った後、飽和 Br 水:HBr:H₂O=2:1:1 を用いて、電流広がりを防ぐ ため p 型領域を活性層までエッチングして 80µm幅のハイメサ構造を形成した。p型 電極として AuZnNi/Au、n型電極として AuGeNi/Au を各々蒸着し、共振器長 200、300、 600、900µmに劈開した。比較のため同一プロセスで作製した wafer fusion を行わない InP 基板上のレーザ評価も行った。尚、wafer fusion を行ったサンプルの接着界面から 活性層までの距離は本サンプルにおいて約 1.5µmとなっている。

図 4.11 に共振器長、荷重依存性の閾値電流密度を示す。動作はパルス駆動でパルス 幅 400 nsec、繰り返し3 kHz で行い、1 点につき 20~30 素子を測定しその平均値をプ ロットした。300 µ m長で比較すると、接着前の閾値電流密度は約 1 kA/cm² であるの に対して、PL 測定から予想されるように荷重を 3000 Pa、5600 Pa、10000 Pa とするに

つれて、1.05 kA/cm²、1.12 kA/cm²、1.35 kA/cm² と増加した。一般に導波路損失が小さ い場合には共振器長が増すに従い閾値電流密度は小さくなるが、直接接着して形成さ れた端面発光型レーザの特性は、反対に共振器長が長くなるに連れて増加傾向が顕著 に表れた。これは接着した結晶の面方位のわずかなずれから、劈開面で構成される共 振器ミラー面が導波方向と完全に垂直にならないため、共振器長が長くなるに連れて その効果が表れたと考えられる。しかしながら、この面方位のずれによる問題は VCSEL を作製する場合は、光の導波方向と関係ないため全く影響が生じないものと考えられ る。

以上により、界面から活性層までの距離が1.5µm以上、アニール時の荷重3000 Pa、 アニール温度600 という条件で、wafer fusionを行うことで、閾値電流密度のほとん ど変化のない、InP系の端面発光型の半導体レーザがGaAs基板上に作製できることが わかった。



図 4.10 1.3 µ m 帯半導体レーザの構造



図 4.11 閾値電流密度の荷重と共振器長依存性

4.6 1.55 µm帯 VCSELの検討

4.6.1 1.55 µm帯 VCSELの構造

InP/GaAs の wafer fusion において、InP 層内の光学利得を損なうことなく、かつ接着 界面に電気的伝導性を持たせることが可能であることを述べた。そこで、本節以降は この wafer fusion 法を用いて、実際に 1.55 µ m帯 VCSEL を作製し、室温連続発振動作 を達成することを目標とする。

図 4.12 に提案する VCSEL 構造を示す。本構造は活性層の両側に InP 系の InGaAsP/InP DBR を数ペア挿入することに特徴があり、高反射率を得るために下側には GaAs/AIAs DBR を、上側には SiO₂/TiO₂ DBR を設けている。以下、活性層の両側に InP 系 DBR 層 を作製する理由について述べる。4.4.3 項で述べたように wafer fusion 後に活性層の結 晶品質が保たれるためには接着界面から 0.5 μ m以上の厚さを必要とした。しかしなが ら、単純に活性層と接着界面の厚さを確保するために InP スペーサ層の膜厚を増加さ せると、共振器長の増加に伴い縦方向の閉じ込め係数が減少し、閾値電流の増加を招 くことになる。更に DBR 層を含まず活性層とスペーサ層のみからなるエピタキシャル 成長膜を直接接着させた場合、共振器波長を正確に制御することが困難になる。これ は VCSEL の共振器波長は活性層とスペーサ層からなる厚さ(L_c)だけではなく、DBR 層の膜厚偏差に大きく影響されるためである。共振器波長を制御可能にする事は Gainoffset 量を制御することと等価で、このことは VCSEL の特性を左右する重要な要素と なり得る²⁹。

さて、この構造における利点をまとめると、



図 4.12 1.55 µ m帯 VCSEL 構造図

(1) 低熱抵抗、かつ高反射率を有する GaAs 系 DBR 上に InP 系活性層が積層可能。

(2) InP系のn型DBRにより活性層と接着界面からの距離を厚くすることが可能。

- (3) キャビティが形成できる。
- (4) 接着前に、InP 側の成長膜のみで共振器波長が予測可能。
- (5) InP 系の p 型 DBR 層が電流を均一に注入する役割も兼ねるため、高反射率が 得易い誘電体ミラーが採用できる。

(6) 埋め込み構造を採用する際、エッチングトレランスが大きく取れる。 等であり、以下にこの構造の特徴と問題点について詳細に示す。

4.6.2 熱抵抗

1.55µm帯 VCSEL の DBR を構成する材料として考えられている多層膜の組み合わ せを表 4.4 に示す。活性層は InP に格子整合した InGaAsP、もしくは AlGaInAs 系で形 成するため、格子不整合である GaAs/AlAs は wafer fusion 法、もしくは MBE 法での metamorphic 成長で形成される。a-Si/SiO₂ や a-Si/Al₂O₃の誘電体多層膜は電子ビーム蒸 着法で、その他の材料は InP に格子整合するためエピタキシャル成長して成膜するこ とが一般的である。

さて、DBR に要求される反射率として 99 % を仮定した場合、それに達するための ペア数とその熱抵抗をそれぞれ計算した結果を表 4.4 に示す。ここでは素子の大きさ を 1000 µ m² として熱抵抗を算出している。この表から GaAs/AIAs DBR の熱抵抗が、 a-Si/Al₂O₃ を除く他の DBR 材料と比べて桁違いに低いことがわかる。例えばヒートシ ンク側の DBR を GaAs/AIAs にして作製された VCSEL の活性層の温度が、CW 動作時 に 10 K 上昇すると仮定した場合、AllnGaAs/AllnAs DBR で作製された VCSEL の活性

DBR Composition	∧°7数(@99%)	熱 折 拮 Ⅰ //
	() ((0 0 0 / 0)	
GaAs/AIAs	20	81.7
InGaAsP/InP ^{30,31)}	36	963.3
AlGaAsSb/AlAsSb ³²⁾	25	994.7
AllnGaAs/AllnAs ³³⁾	39	2014.0
a-Si/SiO ₂ 34)	3	671.1
a-Si/Al ₂ O ₃ 35)	4	28.5
SiO ₂ /TiO ₂	5	1791.3

表 4.4 1.55 µ m帯 VCSEL の DBR と熱抵抗

層の温度は、単純計算すると約 250 K も上昇するとが予想される。InP 系の 1.55 µ m帯 の発光材料の温度特性が悪いことも考慮すると、DBR 材料の選択がデバイス特性を大 きく左右することがこのことからもわかる。

4.6.3 共振波長制御

次に VCSEL の共振器波長制御について述べる。図 4.13 に Lc の膜厚を一定にした場 合のミラー膜厚に対する共振器波長の変動を示す。(a)は InGaAsP/InP DBR が上下に なく、高反射率ミラーとして両側とも GaAs/AIAs DBR を用いた場合である。 Both sides は DBR の膜厚が両方とも同じ方向に、同じだけ変動した場合で、One side は片側の GaAs/AIAs DBR だけ変動した場合の共振器波長である。(b)は下側の InGaAsP/InP DBR が 10 ペア、GaAs/AIAs DBR の中心波長を 1.55 µ mとして膜厚変動がない場合、上面 の InGaAsP/InP DBR のペア数と誘電体ミラーの膜厚変動による共振器波長の変化であ る。図 4.13 (a) により共振器波長の変動を 1 nm 以下に抑えるためには、片側が完全 に 1.55 µ mに一致した場合でも、もう一方の GaAs/AIAs ミラーの変動を 0.2 %以内に しなければならないことがわかる。一方 InGaAsP/InP DBR を採用した場合は、誘電体 ミラーの膜厚変動が±3 %生じた場合でも上部のミラーのペア数が 7 ペア程度あれば、 共振器波長を 1 nm 程度の変動で抑えることが可能なことがわかる。

こういった波長制御が可能となるのは、今日の成膜技術において半導体エピタキシ ャル成長法が他の蒸着などの成膜技術に比べて屈折率制御、膜厚制御の再現性の点で



⁽a)両側 GaAs/AIAs DBR 構造の場合 (b)InGaAsP/InP DBR を用いた場合 図 4.13 共振器波長のミラー膜厚の変動依存性

数段秀でていることによる。また本構造が InP 系の成長層だけでエタロンが形成され るため、共振器波長(ひいては発振波長)が InP 系の成長後、接着前にほぼ確定でき ることが、図 4.13 の結果からわかる。

4.6.4 InGaAsP/InP DBR の電気抵抗と電流の均一注入

次に、InGaAsP/InP DBR の電気的特性について述べる。2.3.2 項で述べたように p 型 GaAs/AIAs DBR の高抵抗性は良く知られているが、InGaAsP/InP DBR の抵抗について は報告例が少ない²⁶⁾。そこで InGaAsP (Ig=1.4 μ m:膜厚 113 nm)/ InP (膜厚 122 nm) の DBR の抵抗について調べることにした。図 4.14 に InGaAsP/InP DBR 9.5 ペアの電流 密度 2 kA/cm² における電流 - 電圧特性の微分抵抗を測定した結果を示す。測定サンプ ルの n 型 DBR、p 型 DBR は、全ての層に一様に 1 × 10¹⁸ cm⁻³ の不純物ドーピングがな されている。各々の抵抗値は、n 型で 2.31 × 10⁻⁶ cm²/pair、p 型で 4.26 × 10⁻⁵ cm²/pair となり n 型 DBR に比べ p 型 DBR の抵抗が 1 桁以上高いことがわかった。これは GaAs/AIAs 系 DBR ミラーと同様、価電子帯のバンド不連続に起因していると考えられ る。抵抗を下げるためには p 型 DBR のキャリア濃度を高くすれば良く、図 4.14 に一 様に p=3 × 10¹⁸ cm⁻³ ドーピングした結果も示す。抵抗値は 1.98 × 10⁻⁵ cm²/pair とキャ リア濃度を増やすことにより、約半分近くになることがわかった。

しかしながら、これ以上の高キャリア濃度にすることは、VCSEL において、光の内 部ロスの増加による外部微分量子効率の低下を招く恐れがある。抵抗を下げる方法と して p 型 DBR のペア数を少なくすることが考えられるが、図 4.13 の波長制御性の観 点から限度が生じる。また、ペア数を減少させて電極から活性層までの正孔の走行距 離を短くすると、活性層に注入されるキャリアが不均一になり閾値電流の上昇が生じ る恐れがある³⁷⁾。そこで電流の注入状態について p 型 DBR のペア数とメサ径依存性に ついて調べることにした。その結果を図 4.15 に示す。n 型 InP 基板上に MQW 活性層、 p 型 InP スペーサ層、p 型 InGaAsP/InP DBR を成長した後、円形メサを InP 基板に達 するまでエッチングして形成し、上面からの近視野像(Near Field Pattern : NFP)によ る自然放出光強度分布を用いて電流の注入状態を観察した。図 4.15 にその結果を示す。 p 型 DBR が 5 ペアの場合、25 µ m、35 µ m径ともほぼ単峰性の光分布が観測され均一 注入がなされている。一方、p 型 DBR のペア数が 3 ペアの場合、メサ径 35 µ m 以 上では中心部分の光強度が減少し双峰性のパターンとなり不均一注入となっていると







(a)メサ径 35 µ m、p型 DBR 5pair
(b) メサ径 35 µ m、p型 DBR 3pair
(c)メサ径 25 µ m、p型 DBR 5pair
(d) メサ径 25 µ m、p型 DBR 3pair

考えられる。30 µm 以下のメサ径では、ほぼ単峰性となり電流が均一に注入していることが確認された。DBR 層を単層と考え電流広がりを算出すると、3 ペア 30µm 程度では不均一注入になることが予想される。しかしながら、単層の場合と異なり p

型 DBR の抵抗成分がほとんど界面抵抗であるため、正孔の電流広がりが大きくなり 30 µm においても均一注入になったと考えられる。

以上の検討より、本章では一様に 3 × 10¹⁸ cm⁻³ ドーピングした p 型 InGaAsP/InP DBR 7 ペア、1 × 10¹⁸ cm⁻³ ドーピングした n 型 InGaAsP/InP DBR 10.5 ペア(接着界面からの厚 さは約 2.5 μ m)を有する図 4.12 に示した VCSEL 構造の作製を試みることにした。

4.6.5 利得係数

長波長帯 VCSEL の閾値電流密度の求め方は、2.2.1 項で述べた短波長帯と本質的に は変わらない。ただし、InP 系で構成される 1.55µm帯材料の光学利得は 0.85µm帯と は物性定数が異なるため定量的に議論する必要がある。さて、1.55µm帯の量子井戸 構造の光学利得を見積もった報告例は多数あり^{38,39}、また既にこれを VCSEL に適用し た報告もなされている⁴⁰。しかしながら、InP 系活性層は伝導帯のバンドオフセット

Ec が大きく取れないため、高注入時にはキャリアのオーバーフローが顕著になった り、価電子帯間吸収、オージェ再結合などの非発光過程により複雑な振る舞いをし、 結果的に理論で求めた利得係数から異なることがある。また、価電子帯のバンドオフ セット Ev が大きくなるため、量子井戸の総数を増やすと注入された正孔が井戸層間 で不均一になり単純に井戸層数を多くしても光学利得が井戸層数倍とならないといっ た問題がある⁴¹⁾。また光学利得を高めるために歪み量子井戸を用いることが端面発光 型レーザでは一般的であるが、歪み量により臨界膜厚が決定されるため、これも井戸 層数に上限を与える一因となる。

そこで VCSEL を作製する前に、実験的に活性層の光学利得を見積もることにし、 図 4.16 に示すような端面発光型レーザ構造を MOCVD 法で作製した。活性層は1%圧 縮歪みを有した InGaAP の MQW 層で、井戸数は7 層である。端面発光型レーザの場 合、光学利得を高めるには圧縮歪みと引張り歪みの両方が検討されているが^{38,39)}、 VCSEL の場合は圧縮歪みのみが光学利得を高める。何故なら、引張り歪みは基板面に 対して垂直な電界成分を増強し、圧縮歪みは基板面に平行な電界成分を増強するため で、VCSEL の場合の光の伝搬方向を考えると、レーザモードに寄与する光学利得は基 板面に平行な成分であるからである。図 4.17 に実験により求まった共振器長と外部微 分量子効率との関係を示す。この結果と式(2.6)を用いて、導波路損失はa,は 31.3 cm⁻¹、 内部量子効率は 87.4 % という結果が得られた。次に導波路の閉じ込め係数は、計算に より 0.0727 と求まり、これを式(2.1) に代入し注入電流密度と利得係数をプロットす







図 4.17 外部微分量子効率と 共振器長の関係



図 4.18 注入電流密度と

利得計数の関係



図 4.19 閾値電流密度の量子井戸数依存性

ると図 4.18 のようになる。この図 4.18 の結果と式 (2.1)を用いて長波長帯 VCSEL の 閾値電流密度の量子井戸数依存性を見積もると、図 4.19 のように反射率をパラメータ としてその関係が求まる。尚、ここでは VCSEL の実効キャビティ内の吸収係数を 40 cm⁻¹ と仮定している。この図から閾値電流密度を 1~2 kA/cm² 程度にするためには、平 均反射率で 99.7 %、量子井戸数は 7~13 層が必要であることがわかる。この井戸層数 は正孔の不均一注入を防ぐ層数に比べて若干多い数となっており、井戸数の選定には 注意する必要があることがわかった。

4.7 1.55 µ m帯 VCSEL の作製

次に VCSEL の作製工程について述べる。まず p 型 InP 基板上に p 型 InGaAsP(| g=1.4 µ m)/InP DBR (p=1x10¹⁸ cm⁻³)を 10 ペア、p 型 InGaAsP (| g=1.2µm)スペーサ層、 圧縮歪み 1%の 9 層の MQW 活性層、n 型 InGaAsP(| g=1.2µm)SCH(Separate Confinement Heterostructure) 層、n 型 InP/InGaAsP (| g=1.4µm) DBR (n=1x10¹⁸ cm⁻³)を 10.5 ペア、 次に n 型 GaAs 基板上に n 型 GaAs/AIAs DBR を 25 ペア (最上部は 3/4 | 厚)を、それ ぞれ MOCVD 法により成長した。尚、歪み量子井戸活性層の PL ピーク波長は 1.53µ mとした。

結晶成長後の GaAs 基板と InP 基板の成長膜の両表面に前処理を施し、600 で 3000 Pa の荷重で wafer fusion を行った。その後、InP 基板を塩酸系エッチャントで p 型 DBR 層の InGaAsP 表面が表れるまで完全に取り除いた。図 4.20 にその断面 SEM 像を示す。



図 4.20 wafer fusion 後の断面 SEM 像

SEM 像から良好な接着界面が形成されていることがわかる。また TEM 観察からは貫 通転位が生じていないことも確認された。wafer fusion 用のサンプルサイズは約1×1 cm² の大きさで行い、InP 基板を取り除いた後の InGaAsP の表面にはほとんどボイドの発 生は見受けられなかった。また活性層の結晶品質を評価するため、上記のウェハを用 いて、幅 50µmの Broad contact 端面発光型レーザを作製し評価したところ、共振器長 300µmで wafer fusion を行っていない InP 基板から作製したレーザ特性とほぼ同じ閾 値電流密度 3 kA/cm²を得た。このことから、wafer fusion による光学利得への影響がな いことが確認された。閾値電流密度が一般の端面発光型レーザに比べ大きいが、これ は VCSEL 用に設計したサンプルであるため、導波路方向の光の閉じ込め係数が小さ くなっているからである。

図 4.21 (a) に wafer fusion する前の GaAs/AIAs DBR と活性層を InP/InGaAsP DBR で 挟んだ構造を成長した InP 基板、及び wafer fusion 後に InP 基板を取り除いた構造の 3 種類の反射率特性を示す。1.55 µ m付近に見られる窪みが共振器波長に対応し、共振 器波長が wafer fusion の前後でほとんど変化していないことがわかる。これにより、wafer



fusion 前に表面処理したエッチングによる膜厚変化の影響をほとんど受けていないこ とが確認された。wafer fusion 後に共振器波長の短波側の反射率が減少しているが、こ れは活性層の吸収であると考えられる。またレーザ特性の詳細は後述するが、(b)に VCSEL を作製した後の電流注入による発振波長を示す。発振スペクトルは 1551 nm と なり、作製工程前に測定した共振器波長 1550 nm とほぼ一致している。このことは、 接着前でも DBR 層を有する InP 系ウェハの共振器波長により、レーザ発振波長がほぼ 予想できることを示すものである。

次に図 4.12 に示した VCSEL を作製するための wafer fusion 後のプロセス工程につい て述べる。まず上部 p 型 DBR を 3 ペア硫酸系と塩酸系で選択エッチングして、p 型 DBR 層を 7 ペアとした。その後、上下に AuZnNi、AuGeNi 電極をそれぞれ蒸着し、直径 25 µm の円形メサをウエットエッチングにより形成した。SiO₂で絶縁層を形成した後、 Au の電極パッドを蒸着した。最後に 15 ペアの SiO₂/TiO₂ の誘電体ミラーを電子ビーム 蒸着し、電極の上部を CF₄ と H₂ の混合ガスを用いた RIE により取り除いた。尚、光出 力の測定には GaAs 基板側の下面からの出射光を検出しているが、基板側の AR コー ティングは省略した。

4.8 1.55 µ m帯 VCSEL の特性

図4.22 に CW 動作における電流 - 光出力特性の温度依存性を示す。閾値電流は 23 で8.8 mA であった。これは閾値電流密度1.8 kA/cm² に相当し、図4.19 で示した計算 結果と比較して上下とも高反射ミラーが形成されていることがわかり、その自乗平均 の反射率は0.995 以上であることが推測される。またこのときの閾値電圧は2.1 Vで あり、長波長帯 VCSEL で報告されている値では比較的低い値となった。接着界面と pn 接合の電圧降下の合計が約0.9 Vのため、1.2 V程度の閾値電圧の上昇があることが わかる。閾値電流時における微分抵抗は93 であり、主な抵抗成分は前述したよう に p型 InGaAsP/InP DBR によるものと考えられる。また、図4.21 (b)に示したように、 発振スペクトルは注入電流10 mA で1.551 µ mであり、wafer fusion 前後での共振器波 長の変化が少ないことがわかる。この結果により、本構造において良好な発振波長制 御が達成されていることが示された。23 における外部微分量子効率は0.36 %で最大 出力は7µW、この素子における最大 CW 動作温度は27 であった。この閾値電流密 度と光出力の温度依存性をまとめたのを図4.23 に示す。温度の上昇とともに閾値電流

が増加し、GaAs 系 VCSEL で見られる Gain-offset 効果による閾値電流の減少は見られ なかった。また光出力も温度上昇とともに急激に減少している。これは素子の温度上 昇がCW時に大きいためと推測される。尚、この25µmより小さいメササイズのVCSEL は室温連続動作に至らなかった。これは図 4.12 で示したように共振器内に p 型電極が あり(p 型 InGaAsP/InP DBR 上部)、これにより上部の実効的な反射率が低下したた めと考えられる。



図 4.22 電流 - 電圧、及び電流 - 光出力 特性の温度依存性

図 4.23 閾値電流と最大光出力

4.9 高出力化の検討

前節の結果は、光出力、温度特性の両方の点で実用化の領域に達しているとは言い がたい。そこで本節ではさらなる特性改善を行うため、得られた結果から本構造での 主なパラメータについて考えてみる。第2章のレーザ発振条件である式(2.1)は長波 長帯においても当てはまるため、この式を用いて縦方向の閉じ込め係数 G_v を求めてみ る。閉じ込め係数を求めるには 2.2.6 項で論じたように電界分布を求める必要がある。 図 4.24 は本構造における電界分布を計算した結果である。横軸は DBR1ペアの値で規 格化してある。屈折率差が大きい誘電体 DBR で電界の減衰が急激であることがわかり、 本計算の妥当性が伺える。実効キャビティ長 L_{eff} は式(2.24)より 2.20 µmと求めら



図 4.24 本 VCSEL 構造内の電界分布(計算)

れた。この実効キャビティ内の電界分布の総和と活性層部分の占める割合から、 G_v は 0.0485 と求まる。そこで式(2.6)と(2.7)から本構造における内部損失 a_i を求めてみ る。内部量子効率は作製した端面発光型レーザでの実験値である 72 %を用いた。ま た、本構造の VCSEL の実験値から上面からの光出力と下面からの光出力の比が得ら れ、これは下部反射率 R_b と上部反射率 R_t の比を表しているため、 $R_b: R_t=1:7.1$ (下 面からの出射光は、端面反射率 0.32 を用いて補正した。)となる。この比の値と閾値 電流密度から算出される R_b と R_t の相乗平均により R_b 、 R_t 、 a_i が求まり、結局、下 面反射率 R_b =0.9986、上面反射率 R_t =0.9998 となり、実効キャビティ長内の平均内部 損失 $a_i = 68.6$ cm⁻¹となった。

次に、デバイスの実用領域である光出力 1 mW を得るための設計の指針について考 えてみる。上部反射率 R_t を 0.9998 とし、下部反射率 R_bを変化させた場合、1 mW の 出力を得るために必要となる注入電流の関係を式(2.7)から求めたのが図 4.25 である。 ここでは、デバイスサイズとして 10×10 µm²を想定し、内部損失a_i をパラメータと

し、注入電流による発熱の影響は無視した。内部損失a_iが小さくなると、光出力1mW を得るのに必要な注入電流量は小さくなり、また下部反射率 R_bに注入電流量を最小に する最適値があることがわかる。そこで実際の飽和利得を考えて注入電流密度の上限 を 10 kA/cm²と想定すると、内部損失a_iは 30 cm⁻¹以下でなければ光出力1mW は達成 されないことがわかる。よって高温度特性、高出力特性を得るためには低抵抗で、か つ吸収の少ない p 型 DBR を作製することが必須であり、また注入電流による出力飽和 を考慮して、出射側の反射率を最適にすることが重要であることがわかった。



図 4.25 光出力 1 mW を得るための注入電流密度と反射率の関係

4.10 まとめ

本章では、InP/GaAs の wafer fusion 法について検討し、この手法を用いて 1.55 µm 帯 VCSEL の室温連続動作を達成したことを述べた。以下、本章で得られた結果をま とめる。

- (1) wafer fusion 法において、InP/GaAs の接着界面の電気的抵抗と InP 側結晶の光 学的特性にはアニール時の荷重依存性があることわかり、電気特性と光学的特 性にはトレードオフの関係があることを明らかにした。
- (2) wafer fusion 法による GaAs 基板上の 1.3µm帯端面発光型半導体レーザを作製

し、InP/GaAs の界面に良好な導電性を有した状態で、閾値電流密度が接着前と 比べて、ほとんど変化がないことを確認した。

- (3) 活性層の上下に InGaAsP/InP DBR 層を設ける 1.55 µ m帯 VCSEL 構造を提案した。これによりI キャビティを維持したまま、接着界面と活性層を離すことが可能となり、更に波長制御性に優れ、キャリアの不均一を抑制することが可能であることを示した。
- (4)提案した VCSEL 構造を wafer fusion 法によって作製し、活性層の光学利得の 維持、共振器波長の優れた制御性を実証し、1.55µm帯 VCSEL の室温連続発振 動作を確認した。23 において閾値電流 8.8 mA であり、最大連続発振温度 27 、 最大光出力 7µW であった。最後に高出力化の一考察として、作製した VCSEL の内部損失を見積もり、1 mW の出力を得るための指針について言及した。

【第4章 参考文献】

- K. H. Haln, Proc. 45th ECTC(Electronic Components & Technology Conference), 368 (1995)
- A. Karim, J. Piprek, P.Abraham, D. Lofgreen, Y. J. Chiu, and J. E. Bowers, IEEE J. Select. Topics Quantum Electron., 7, 178 (2001)
- C. J. Hasnain, Proc. 13th Int. IPRM(Indium Phosphide and Related Materials), TuA1-2 17 (2001)
- 4) A. R. Adams, Electron. Lett., 35, 811 (1986)
- C. Kazmierski, J. P. Debray, R. Madani, I. Sagnes, A. Ougazzaden, N. Bouadma, J. Etrillard, F. Alexande, and M. Quillec, Electron. Lett., 22, 249 (1999)
- M. Jaonen, J. Kongas, M. Toivonen, P. Asvolainen, S. Orsila, A. Salokatve, and M. Pessa, Electron. Lett., 34, 1519 (1998)
- C. Kazmierski, J. P. Debray, R. Madani, N. Bouadma, J. Etrillard, I. Sagnes, F. Alexande, and M. Quillec, Proc. 16th IEEE Int. Semiconductor Conf., PD-3, 5 (1998)
- S. Rapp, J. Piprek, K. Streubel, J. Andre, E. R. Messmer, and J. Wallin, Proc. 9th Int. IPRM(Indium Phosphide and Related Materials), MB2, 36 (1997)
- R. L. Naone, A. W. Jackson, S. A. Feld, D. Galt, K. J. Malone, and J. J. Hindi, CLEO, CPD-13-1, Baltimore May, (2001)
- 10) M. Yamada, T. Anan, K. Kurohara, K. Nishi, K. Tokutome, and A. Kamei, Electron. Lett., 36, 637 (2000)
- 11) D. L. Huffaker, H. Deng, and D. G. Deppe, IEEE Photon. Technol. Lett., 10, 185 (1998)
- 12) M. Fisher, M. Reinhard, and A. Forchel, Electron. Lett., 36, 1208 (2000)
- 13) T. Baba, Y. Yogo, K. Suzuki, F. Koyama, and K. Iga, Electron. Lett., 29, 913 (1993)
- 14) S. Uchiyama, N. Yokouchi, and T. Ninomiya, IEEE Photon. Technol. Lett., 9, 141 (1997)
- 15) J. Boucart, C. Starck, F. Gaborit, A. Plais, N. Bouche, E. Derouin, L. Goldstein, C. Fortin, D. Carpentier, P. Salet, F. Brillouet, and J. Jacquet, IEEE Photon. Technol. Lett., 11, 629 (1999)

- 16) W. Yuen, G. S. Li, R. F. Nabiev, J. Boucart, P. Kner, R. J. Stone, D. Zhang, M. Beaudoin, T. Zheng, C. He, and C. J. C. Hasnain, Electron. Lett., 36, 1121 (2000)
- 17) D. I. Babic, K. Streubel, R. P. Mirin, N. M. Margalit, J. E. Bowers, E. L. Hu, D. E. Mars, L. Yang, and K. Carey, IEEE Photon. Technol. Lett., 7, 1225 (1995)
- 18) N. M. Margalit, D. I. Babic, K. Streubel, R. P. Mirin, R. L. Naone, J. E. Bowers, and E. L. Hu, Electron. Lett., 32, 1675 (1996)
- 19) 古川静二郎編著、SOI 構造形成技術、産業図書 (1987)
- 20) R. P. Vanfleet, M. Sherdin, J. Silcox, Z. H. Zhu, and Y. H. Lo, Appl. Phys. Lett., 76, 2674 (2000)
- 21) A. R. Hawkins, T. E. Reynolds, D. R. England, D. I. Babic, M. J. Mondry, K. Sterubel, and J. E. Bowers, Appl. Phys. Lett., 68, 3692 (1996)
- 22) 新保 優、古川和由、丹沢勝二郎、福田 潔、昭和 61 年春季応用物理学会、525 (1986)
- 23) G. Patriarche, F. Jeannes, J. -L. Oudar, and F. Glas, J. Appl. Phys., 68 4892 (1997)
- 24) Y. H. Lo, R. Bhat, D. M. Hwang, M. A. Koza, and T. P. Lee, J. Appl. Phys., 58, 1961 (1991)
- 25) H. Wada, and T. Kamijoh, Jpn. J. Appl. Phys., 33 Pt. 1, 4878 (1994)
- 26) Y. H. Lo, R. Bhat and D. M. Hwang, C. Chua, and C. -L. Lin, Appl. Phys. Lett., 62, 1038 (1993)
- 27) Y. C. Zhou, Z. H. Zhu, D. Crouse, and Y. H. Lo, Appl. Phys. Lett., 73, 2337 (1998)
- 28) R. J. Ram, L. Yang, K. Nauka, Y. M. Houng, M. Ludowise, D. E. mars, J. J. Dudley, and S. Y. Wang, Appl. Phys. Lett., 62, 2474 (1993)
- 29) S. Rapp, J. Piprek, K. Streubel, J. Andre, E. R. Messmer, and J. Wallin, Proc. 9th Int. IPRM(Indium Phosphide and Related Materials), MB2, 36 (1997)
- 30) J. Boucart, C. Starck, F. Gaborit, A. Plais, N. Bouche, E. Derouin, L. Goldstein, C. Fortin, D. Carpentier, P. Salet, F. Brillouet, and J. Jacqurt, IEEE Photon. Technol. Lett., 11, 629 (1999)
- 31) H. Gebretsadik, P. K. Bhattaharya, K. K. Kamath, O. R. Qasaimeh, D. J. Klotzkin,C. Caneau, and R. Bhat, Electron. Lett., 34, 1316 (1998)
- E. Hall, S. Nakagawa, G. Almuneau, J. K. Kim, and L. A. Coldren, Electron. Lett., 36, 1465 (2000)

- 33) O. -K. Kwon, B. -S. Yoo, J. -H. Shin, J. -H. Beak, and B. Lee, IEEE Photon. Technol. Lett., 12, 1132 (2000)
- 34) Y. Imajo, A. Kasukawa, A. Kashiwa, and H. Okamoto, Jpn. J. Appl. Phys., 29, L1330 (1990)
- 35) S. Uchiyama, N. Yokouchi, and T. Ninomiya, IEEE Photon. Technol. Lett., 9, 141, (1997)
- 36) T. Miyamoto, K. Mori, H. Maezawa, Y. Inaba, F. Koyama, and K. Iga, Jpn. J. Appl. Phys., 339, 4614 (1994)
- 37) H. Wada, D. I. Babic, M. Ishikawa, and J. E. Bowers, Appl. Phys. Lett., 33, 2974, (1992)
- 38) S. Seki, T. Yamanaka, W. Lui, , Y. Yoshikuni, and K. Yokoyama, IEEE J. Quantum Electron., 30, 500 (1994)
- 39) S. W. Corzine, and L. A. Coldren, Appl. Phys. Lett., 29, 588, (1991)
- 40) K. Uomi, S. J. B. Yoo, A. Scherer, R. Bhat, N. C. Andreadakis, C. E. Zah, M. A. Koza, and T. P. Lee, IEEE Photon. Technol. Lett., 6, 317, (1994)
- 41) N. Tessler, and G. Eisenstein, Appl. Phys. Lett., 62, 10, (1993)
第5章 薄膜化 wafer fusion 法

5.1 緒言

第4章において1.55µm帯 VCSELの室温連続発振について述べたが、光通信用光 源として用いるためには、より一層の高温度動作、高出力特性が要求される。そして 更に長波長帯 VCSELの特性要求項目の中に新たに単一横モード性が付加される。

VCSEL では原理的に縦モードの単一性は確保されるが、横モードは単一であるとは 限らない。横モードが多モードの場合、発振スペクトルには横モードの次数に応じて 複数のスペクトルが観測される¹⁾。0.85µm帯 VCSEL の場合は、マルチモードファイ バを使用することを前提に短距離の光通信を想定して開発が行われたため、光源の横 モードの単一性は要求されなかった。しかしながら長波長帯 VCSEL は高ビットレー ト、かつ長距離伝送用として単一モードファイバでの伝送が念頭におかれており、こ のため光源となる VCSEL には単一横モード性が必須となる。

しかしながら、0.85µm帯 VCSEL で一般的になっている選択酸化構造を用いて長波 長 VCSEL の単一横モードを達成しようとした場合、様々な問題が生じる。選択酸化 構造を作製するためには AIAs (AIGaAs)層が必要であり、InP 活性層の上下²⁾、もし くは片側³⁾に GaAs/AIAs DBR 層で挟んだ構造が考えられる。しかし、キャビティを形 成するためには DBR 層と活性層の間が 0.85µm帯に比べて長くなり、0.2~0.4µmの 厚さが必要となる。このため注入された電子(あるいは正孔)が狭窄部分から活性層 に達する間に電流広がりが生じ、発光効率の低下を招いて実際に発光に寄与するのは 50%以下という計算結果も報告されている⁴⁾。また単一横モードを確保するために発 光領域の直径(非酸化部分)を静特性でも 5~6µmと狭くし、動特性では更に小さく する必要があり、光出力の点で不利な構造となる。

電流狭窄方法は選択酸化法以外に図 5.1 で示すように、メサ形成、イオン注入、埋 込み構造等といった方法が考えられるが、どれも一長一短がある。メサ形成は無効電 流は小さいが、エッチングによる側壁の光散乱損失のため閾値電流の増大を招く⁵⁾。 また高抵抗層である DBR 層をエッチングするため、素子の電気抵抗の上昇は避けられ ない。更に横方向の屈折率差が大きくなりすぎるため、単一横モードを達成するため にメササイズが 1~2µm程度と小さくする必要があり、高光出力を得るのは難しい。 イオン注入法は光の散乱損失は少ないが、屈折率導波構造にならないため横モードが

106

不安定となる^{6,7}。またイオン注入する元素の種類によっては、通電動作中に注入され たイオンが動き出し、レーザ特性の経時変化が問題となる⁸⁾。一方、従来から端面発 光型レーザで実績のある埋込み構造は、無効電流も小さく、横モード安定性は屈折率 導波構造のため上記の中で一番優れている。実際に InP 基板上にモノリシックに DBR 層と活性層を成長し埋込み構造を作製した報告例があるが⁹⁾、DBR の熱抵抗が高いた めに室温連続動作が達成されていない。

以上より、埋込み構造と熱抵抗の良い GaAs/AIAs DBR の組み合わせが最適と考えられるが、これまで埋込み構造と直接接着を同時に満足する手法が無かった。そこで本章では、GaAs/AIAs DBR 上に埋込み層を有する InP 系活性層を作製することを目的として、それを作製する手法である薄膜化 wafer fusion 法について検討する。



図 5.1 横方向の電流及び光閉じ込めの形態

5.2 薄膜化 wafer fusion 法

異種基板の接着の方法は、第4章で述べた基板表面どうしを接着させる方法と、片 方の基板を完全に取り除き、接着させたい膜だけを残し、基板に接していた面を別の 基板に接着させるという、いわゆるエキタピシャルリフトオフ法(ELO 法)とに2分 される¹⁰。どちらの方法も接着界面はかなりの精度の平坦性が要求される。例えば、 貼り合わせ前にウェハに電気回路や導波路などを作製することが必要な場合は、必然 的に ELO 法で接着を行うことが必須となる^{11,12}。

さて、第4章の図4.1のVCSEL構造に横モード制御のための埋込み構造を導入し ようとする場合、2つの方法が考えれる。まず最初に考えられるのは、GaAs系ミラー とInP系活性層をwafer fusion した後にメサを形成し、埋込み構造を作製する方法であ る。これは GaAs/AIAs DBR上に InP系活性層を積層するまでは第4章で示したように 作製可能である。しかしながら、次の埋込み層の成長時において図 4.4 の結果から InP/GaAs の接着界面の電気特性が温度に対して依存性を持っており、埋込み層の再成 長温度が一般にこの温度範囲よりも高いため、界面の電気特性や活性層の光学特性に 影響を与える可能性がある。そこで次に考えられる手法として、先に活性層を有する InP 系のウェハに埋込み層を形成し、その後 GaAs 系ミラーに接着させるという方法であ る。この場合、温度履歴の観点からは問題がないが、埋込み層の成長後の表面は数百

の凹凸が生じているため埋込み層の表面と GaAs 系ミラーとの接着は困難となる。 そこで温度履歴と接着界面の平坦性の両方の問題を解決するために、薄膜化 wafer fusion 法という手法について検討することにした。これは、先に活性層を有する InP 系 の結晶のウェハに埋込み層を形成し、その後 InP 基板側を取り除き平坦な面を露出さ せ、その面と GaAs DBR の表面を直接接着するというものである。接着直前に InP 系 の結晶膜が成長膜のみの数 μ mになるため ELO 法の一種と考えられるが、界面に導電 性があること、リフトオフの方式を取らない点が ELO 法とは異なる。

現在までに、ELO 法を用いた異種基板の貼り合わせについて様々な報告がなされて いるが¹¹⁻¹⁵⁾、異なる半導体どうしの直接接着において、界面に導電性を有しながら、 結晶の光学特性にまで言及した報告例はない。そこで本章では薄膜化 wafer fusion 法の VCSEL への適用の可否について検討する。

5.3 薄膜化 wafer fusion 法のプロセス検討

AIGaAs/GaAs 系における ELO 法と呼ばれるプロセスは、応用例として Si 基板上の CMOS 回路と GaAs の光検出器との集積化等が行われている¹²⁾。この ELO 法は GaAs と AIGaAs の化学的なエッチング速度の違いを利用したもので、エピタキシャル層 /AIGaAs/GaAs 基板の構造を作成し、表面をワックスでカバーした上で、HF で AIGaAs 層のみを横方向からエッチングして取り除く。そしてエピタキシャル層を完全に基板 と分離させた後、ポスト (Si 等)基板に貼り合わせるという手法を採っている¹¹⁾。接 着する基板や、接着界面は様々で、ポスト基板に直接接着するもの^{15,16)}、ポリイミド や¹⁷⁾、金属¹¹⁾を間に媒介したもの等がある。本論文では VCSEL をターゲットにして いるため、界面は導電性を有し光の損失がないことが要求されるため直接接着が望ま れる。また、この手法を InP 系に適用するためにはエッチャントを HF から別の溶液 に変える必要がある。なぜなら InP や InGaAsP は HF に不溶だからである。また ELO 法の場合、ポスト基板に接着するときはワックスだけで数µmの厚さのエピタキシャ ル層を保持するため、ハンドリングが難しいという問題点もある。

そこで、こういった問題を解決するために、最初にエピタキシャル層を Si 支持基板 にワックスで仮止めし、InP 基板を完全に取り除いた後、GaAs 基板に重ね合わせ、そ の後 Si 支持基板を取り除くという手法を検討した。この手法の有効性を実証するため に行った工程を図 5.2 に示す。用いた InP 系結晶は InGaAsP と InP からなる DBR 層で、 InP (厚さ 112nm) / InGaAsP (厚さ 122nm) 10 ペアを MOCVD 法により作製した。 成長したウェハは、まず 300 µ m以下の厚さに基板側を研磨し、サンプル表面を破片 が着かないようにレジストで保護してから 1×1 cm² 強の大きさに劈開した。サンプル をアセトンで洗浄した後、O₂アッシングを1時間以上行った。その後表面の InP 層を HCI 系エッチャントで取り除きシプレー製 SAL101 現像液に 30 秒つけ表面を疎水性に した後、80 のホットプレート上でワックスを塗布した。Si 基板はレジストでカバー して 2×2 cm² の大きさに切断し、レジストをアセトンと O₂アッシングで完全に除去 した後、BHF で5分間表面をエッチングしワックスを塗布した(図5.2 (a))。

さて、ここでワックスの選定基準について述べておく。上記のプロセスにおいて、 ワックスに要求される性質として、酸・アルカリ、アセトンに不溶で、かつワックス を除去するために室温でソルファイン系に可溶であることが必要になる。酸耐性は InP 基板を剥離する際に HCI を用いるためであり、アルカリ耐性は表面を親水性にする際 に現像液を使用するためである。またアセトンに不溶な理由は基板のエッジをエッチ ングする際、成長層の保護にレジストを使用するためエッチング処理後にレジスト剥 離のためにアセトンを用いるからである。室温でソルファイン系に可溶な理由は室温 で接着後、昇温する前に支持基板である Si 基板とウェハを剥離するためである。ワッ クスの種類はアピエゾングリース、アルコールワックス、エレクトロンワックス、ス カイワックス(日化精工製)を試したが、上記の条件を満足したのはスカイワックス のみであった。

さて、スカイワックスを塗布後、ワックスの中から気泡を出すために 90 の恒温 漕の中で 5 時間放置後、InP 基板と Si 基板の面を重ね合わせ、温度 130 のホットプ レート上で上面から荷重が均一に成るように大気圧の掛けた。その後、ホットプレー トからサンプルを取り上げ、放置して温度を室温まで戻し(図 5.2(b)), HCI:H₃PO₄(3:1) エッチング液で InP 基板を完全に取り去った(c)。次に、表面を H₂SO₄:H₂O₂:H₂O(3:1:1) エッチング液で第一層目の InGaAsP 層を取り去り、BHF 内で 5 分間サンプルを浸し、 InP 層を 4.3.3 項で記した方法で表面処理を行った。GaAs 基板の方も 4.3.3 項と同様で、 BHF 3 分間、セミコクリーン 23 3 分間の処理をし、合計 約 2~3 程度の表面のエ ッチングした後、両方の面とも親水性を確認し、0.1 Mpa の圧力をかけて重ね合わせて 接着させた。(d)。室温状態でしばらく放置したのち、ソルファインの中にサンプル を入れ、ワックスが完全に除去されるまで放置した(e)。その後、200 で 0.1 Mpa の圧力をかけて水素結合を促進させた後、表面に SiO₂ 膜を堆積し荷重をかけてアニー ルした(f)。



図 5.2 薄膜化 wafer fusion 法

図 5.3 にこのサンプルの表面写真(a)と InP/GaAs 断面 SEM 像(b)を示す。この 表面写真より 1×1 cm² の全体にわたって、窪みや部分的に接着されていない所などな く、全体に渡って直接接着している様子がわかる。また断面写真からは GaAs と InP の間に空孔(gap)やアモルファス状の部分も観測されず、界面が接着されている様子 が伺える。このように奇麗な接着界面が得られた要因の 1 つに、接着させる表面の平 坦性が挙げられる。何故なら、表面の平坦性が界面形成に与える影響が非常に大きい ためである¹⁸⁾。

図 5.4 (a) に InP 基板をエッチングし、InGaAsP 層を一層エッチングした状態の表面(図 5.2 (c)のトップ層)と、(b) に InP 基板上に 10 ペアの DBR 層を成長した後の表面(図 5.2 (a)の InP トップ層)の Atomic Force microscopy (AFM)像を示す。

測定範囲は 10×10 µm²で、薄膜化した方は自乗平均(RMS)で凹凸は 0.143 nm、成 長表面は 0.231 nm と薄膜化して得られた面の方が成長面より平坦度が良い結果となっ た。このことは、薄膜化 wafer fusion 法が第 4 章の従来型の wafer fusion 法に比べて表 面の凹凸状態に寄らないことから、作製の再現性や、素子歩留まりの向上が期待でき る。







(a)薄膜化後の表面



図 5.4 AFM 像

5.4 接着ウェハの特性評価

5.4.1 InP/GaAs 界面の電気的特性

接着時のアニール温度と荷重は InP/GaAs の接着状態に影響を与え¹⁹、界面の電気的 特性が変化することを 4.4.1 項で述べた。そこで同様な実験を薄膜化 wafer fusion 法で 作製したサンプルで試みた。サンプルとして n 型の 9.5 ペアの InP 系 DBR 構造を用い、 接着後 GaAs 基板に到達するように InP 系成長膜をエッチングして直径 50 µ m のメ サを形成し、上下に電極を付けて電流 - 電圧特性を調べた。図 5.5 にその結果を示す。 (a)は荷重依存性で、(b)は荷重を 3000 Pa にした場合の薄膜化 wafer fusion 法と従 来の wafer fusion 法の比較を示している。アニール温度は電気抵抗が小さくなる 600 で統一している。荷重が大きくなるに従い第 4 章と同様に電気抵抗は下がり、700 Pa ではダイオード的な特性で、2000、3000 Pa ではオーミック的な特性となった。また(b) より、同じ荷重(3000 Pa)、アニール温度(600)の場合でも、接着の手法の違い により電気抵抗に大きな違いが生じて、薄膜化 wafer fusion 法の方が小さいことがわか る。これは接着表面の凹凸が影響して薄膜化 wafer fusion 法で作製された方の界面の化 学結合の占める面積が広いことを意味すると考えられる。



5.4.2 反射率特性

薄膜化 wafer fusion 法で VCSEL を作製する場合、直接接着による DBR の光学特性の変化や接着界面の散乱等により反射率が変化し、素子特性に影響を与える可能性が

ある²⁰⁾。特に薄膜化 wafer fusion 法の場合、長周期にわたり膜のたわみ等があると反射 特性や共振器波長に影響を与える。そこで図 5.3 で示したサンプルの反射率特性を調 べることにした。図 5.6 に薄膜化 wafer fusion 後の反射率特性を示す。また同時に計算 によりフッティングした値を示す。9.5 ペアの最大反射率は 0.752 で、計算で求めた 0.759 とほぼ同等であることがこの図からわかる。このように計算でほぼフィッティングさ れたことから、界面での光の吸収や散乱損失は、ほとんど影響しないことが予想され る。



図 5.6 GaAs 基板上 InGaAsP/InP DBR の 反射率特性

5.4.3 InP 系成長膜の結晶性評価

薄膜化 wafer fusion 法で、VCSEL を作製する上で重要なことの一つに、4.4.3 項の検 討項目と同様、活性層の利得の変化が挙げられる。従来型の wafer fusion 法では荷重、 及び接着界面と活性層の間の距離により光学特性が変化することを確認している。本 手法の場合、数µmまで薄膜化した際に結晶にダメージを与えることが予想される。 そこで光学利得の変化を調べるために、図 5.7 に示したように 5 層の量子井戸を有す るサンプルを MOCVD 法で作製した。本サンプルは、それぞれの井戸層の発光波長が 特定できるように InP 基板上に InGaAs 層を 20、30、45、65、90 厚で InP のスペー サ層を間に挿入している。スペーサ層の厚さは図で示したように、下から 1000、2000、 3000、3000、2000、1000 としている。ここで、サンプルの井戸層を GaAs 基板と接

113

着する側から薄い順に QW₁、QW₂、QW₃、QW₄、QW₅と名付ける。図 5.8 に 10 K にお ける PL スペクトルを示す。(i)は成長した直後のスペクトルで、(ii)は 500 Pa で 薄膜化 wafer fusion 法により GaAs 基板上に作製されたサンプルのスペクトル、(iii) は 3000 Pa で作製されたサンプルのスペクトルである。励起光源には発光強度比較を 可能とするために、井戸層のみが励起されるよう 10 K の温度で InP 層に対して透過で ある波長 8800 の Ti-sapphire レーザを用いて測定した。これにより全ての井戸層か らの発光が特定され、井戸層の接着界面からの距離に対する影響を評価できる。

InP 1000	
InP 2000	
InP 3000	\sim QW ₄ InGaAs 65
InP 3000	$\mathbf{A} = \mathbf{QW}_3 \text{ InGaAs} 45$
InP 2000	\sim Qw ₂ inGaAs 30
InP 1000	[▲] QW ₁ InGaAs 20
GaAs Sub.	Fused interface

図 5.7 PL 測定用 MQW サンプル

さて、この3つのサンプルを比較すると、各々のスペクトルの半値全幅は wafer fusion



後も変化なく、スペクトルの ピーク波長に多少変動がある ことがわかる。ピーク波長の 変動には発光層の残留歪み等 が考えられるが、ここではウ ェハ内の井戸層厚の不均一分 布が主な要因と推測される。 荷重依存性についてみると、 500、3000 Pa の荷重で作製さ れた QW₁、QW₂、QW₃からの PL 強度は元のウェハの強度に 対して減少していて荷重が大 きい程減少が大きいことがわ かる。しかしながら、QW₄、 QW5については荷重依存性は見受けられず、成長後のウェハとほぼ同じである。この ことから光学利得を維持するためには、接着界面からの距離は QW4 の位置に相当する 以上必要であるとことがわかった。そこで、光学利得が劣化した結晶の様子を 9000 調べるためにカソードルミネスセンス(CL)評価測定を行った。測定サンプルは薄膜 化 wafer fusion 法により InP 系 DBR を GaAs 基板に作製した後、DBR 層の InP と InGaAsP を上部から HCI:H₃PO4(1:1)と H₂SO4:H2O2(3:1:1)を用いた選択的化学エッチン グを順次行って、その都度 CL を測定した。CL 像は InGaAsP 層の発光を調べることと し、下部層を励起しないように加速電圧 10 keV、測定範囲 36×36µm²とした。また CL 集光光学系の光ファイバの吸収端を避けるため 1300 nm の発光の像を観測すること にした。観測したサンプルは荷重 500 Pa と 3000 Pa で作製されたサンプルで、接着界 面からの距離 1000 と 5000 の InGaAsP 層の像を計4種類測定した。図 5.9 にその 結果を示す。 (a) は荷重 500 Pa 、界面からの距離 1000 、 (b) は 500 Pa 、5000 、 (c)は 3000 Pa 、1000 、(d)は 3000 Pa 、5000 である。 界面からの距離 1000 の InGaAsP 層とは DBR 層 1.5 ペアに相当し、3000 は 2.5 ペアに相当する。さて、 図 5.9 の全ての像において半導体レーザの通電試験後の劣化モードで見られるような ダークラインは観測されなかった。しかし荷重に関わらず界面からの距離 1000 で は像全体が暗くダークスポットが発生していることがわかり、濃淡度から明らかに荷 重の大きい方がその密度が大きいことがわかる。また界面からの距離が長い 5000 となると像が明るくなるが、荷重の大きい 3000 Pa(d)では、500 Pa(b)と比べて若 干暗くダークスポットが多いことがわかる。

以上より荷重が大きく、かつ界面からの距離が近いとダークスポットが増加し、非 発光再結合中心の発生が多くなり光学利得が減少することが明らかになり、PL 強度の 減少もこれに起因すると推測される。

5.4.4 残留応力

異なる種類の材料を接着させる wafer fusion において、材料の熱膨張係数の違いか ら材料内に残留応力が存在することが予想される。残留応力については、半導体ヘテ ロエピタキシャル成長では既に報告があり、成長温度でのヤング率から各層の残留応 力とそれによる結晶の変形の曲率が計算されており、実験結果との整合性が論じられ ている²¹⁾。このモデルによると、もし室温で2種類の材料の接着が可能ならば残留応 力は存在しないことになる。しかしながら、mass transport や-OH 基、-H 基、-F 基の

115





介在²²、H₂O、HFの橋渡し²³といった複雑な接着工程を伴う wafer fusion においては、 結晶内に大きな残留歪みが存在する可能性があり、事実、室温で接着したものに残留 歪みの存在が指摘されている¹⁸。VCSEL を作製する場合残留応力の量が大きいと、活 性層の利得ピークの波長が変化し素子特性を変化させたり、ひいてはデバイス寿命に 影響を与える可能性がある。そこで成長温度に関係なく残留応力を求めるために、こ こではモデルを用いて数値的に評価を行う。モデルの構造を簡単にするために図 5.10 に示したように、GaAs 基板上(layer 1)に InP バッファ層(layer 2)、単層の活性層で ある InGaAsP 層(layer 3)、上部 InP 層(layer 4) という通常のバルク活性層を有する



図 5.10 残留応力モデル

半導体レーザの層構成とする。各層の i 番目のヤング率 E_i 、厚さ d_i 、働く力 P_i 、n 層と n-1 層間の結晶界面の歪み f_{i+1} とすると、以下のような釣合いの式が成立する。

$$P_1 + P_2 + P_3 + P_4 = 0 (5.1)$$

$$\frac{E_{1}d_{1}^{3}}{12R} + \frac{E_{2}d_{2}^{3}}{12R} + \frac{E_{3}d_{3}^{3}}{12R} + \frac{E_{4}d_{4}^{3}}{12R} + \frac{d_{1}P_{1}}{12R} + \frac{\hat{E}_{1}d_{1} + \frac{d_{2}}{2}P_{2} + \hat{E}_{E}d_{1} + d_{2} + \frac{d_{3}}{2}P_{3} + \hat{E}_{E}d_{1} + d_{2} + d_{3} + \frac{d_{4}}{2}P_{4} = 0, \quad (5.2)$$
こでRは曲率である。 さて各々の層の界面の釣合いより

こ

$$\frac{P_{1}}{E_{1}d_{1}} - \frac{P_{2}}{E_{2}d_{2}} + \frac{\hat{E}}{E}\frac{d_{1}+d_{2}}{2R} = f_{21}, \qquad \frac{P_{2}}{E_{2}d_{2}} - \frac{P_{3}}{E_{3}d_{3}} + \frac{\hat{E}}{E}\frac{d_{2}+d_{3}}{2R} = f_{32},$$

$$\frac{P_{3}}{E_{3}d_{3}} - \frac{P_{4}}{E_{4}d_{4}} + \frac{\hat{E}}{E}\frac{d_{3}+d_{4}}{2R} = f_{43} \qquad (5.3)$$

となる。さて活性層の残留応力 P_3/d_3 と layer 2 のバッファ層の厚さ d_2 との関係は f_{21} を パラメータとして、表 5.1 の物性定数と式 (5.1) から (5.3) を解いて図 5.11 のよう に表わされる。このモデルと薄膜化 wafer fusion 法により作製された基板 (図 5.3) の 曲率を測定すると、界面の歪みと残留応力の関係が求まる。1600 Pa の荷重で wafer fusion を行った場合、界面歪みと残留応力は -1.2×10^5 と 9.3×10^7 dyn/cm² となった。また 4700 Pa の荷重の場合、界面歪みと残留応力は -1.8×10^5 と 1.3×10^8 dyn/cm² となり、荷重が 界面歪みに影響を及ぼすことが明らかになった。しかしながら、図 5.11 に見られるよ うに、これらの界面歪みの値はヘテロエピタキシャル成長で得られる値よりはるかに 小さく、このことが薄膜化 wafer fusion 法による異種材料の接合が上部の結晶の光学特 性に変化を与えることが少ない要因となっていると思われる。

layer	material	Young's modulus (x10 ¹¹ dyn/cm ²)	thickness d (μm)
1	GaAs	8.53	300
2	InP	6.07	d ₂
3	InGaAsP	6.50	0.1
4	InP	6.07	1

表 5.1 各層のヤング率と厚さ



5.5 端面発光型半導体レーザの作製



て端面発光型レーザを取り上げ、その光学利得や連続動作時の発振特性
 rate への本手法の影響を調べることにする。そして、埋込み端面発光型レーザを GaAs 基板上に作製し、その特性から薄膜化 wafer fusion 法の

5.4 節で薄膜化 wafer fusion 法によ

り作製された InP/GaAs 界面の電気

的特性や InP 系結晶中の発光層の光

学利得についての知見を得た。そこ

で、InP 系 VCSEL 作製の前段階とし

VCSEL への導入の可否を検討する。図 5.5、5.8、5.9 から荷重を増加するに従い、界 面の電気的特性は良くなるが、InP 層内の結晶性が劣化し光学利得が減少することがわ かった。半導体レーザの室温連続発振動作には、電気的特性が良好であること、かつ 光学利得が高いことを同時に満足する必要がある。そこで図 5.12 に示すような、InP 基板上に InGaAs 層ストップエッチング層、n型 InP クラッド層(1.5µm厚)、InGaAsP (Ig=1.15µm)SCH 層、量子井戸数8で1%の圧縮歪みを持つ MQW 活性層(Ig=1.55 µm)、p型 InP クラッド層(1.5µm厚)、p型 InGaAs キャップ層の端面発光型半導体 レーザ構造のウェハを MOCVD 法により作製した。この n型 InP クラッドの厚さ 1.5µ mが、InP/GaAs 界面と活性層の間の距離となる。

5.5.1 光学利得

薄膜化 wafer fusion 法により上記のウェハを GaAs 基板上に直接接着した後、ストラ イプ幅 100 µ mのメサを形成し、パルス動作で電流 - 光出力特性を測定した。比較の ため wafer fusion 前の元ウェハを用いて同様に Broad Contact レーザも作製した。何れ も端面のコーティングは施していない。図 5.13 に 1600 Pa から 5000 Pa と荷重を変え たときの、共振器長と閾値電流密度の関係を表わす。各々のデータポイントは 10 素子 を測定し平均値をプロットしている。閾値電流密度は全ての領域で荷重が増加するに 従い上昇していることがわかる。これを式(2.1)に代入して、閾値利得係数を求めて みると図 5.14 となる。ここで導波路内の吸収係数a_i は薄膜化 wafer fusion を行わない 元ウェハのデータから求められた 23 cm⁻¹を用い、この値を全ての素子に共通とし、閉





じ込め係数は導波路の電界の計算により 0.0973 とした。さて、第 4 章の議論から想定 される VCSEL の閾値電流 2 kA/cm²時の利得を例にとって見てみると、InP 基板上の元 ウェハの利得は 950 cm⁻¹に対し、荷重を 1600、3000、5000 Pa と増加するに従い 720、 550、270 cm⁻¹と減少していることがわかる。この減少は 5.4.3 項の結果と同様、非発光 再結合中心の増加に伴う利得係数の減少と説明できる。図 5.8 の PL 測定では荷重 3000 Pa、界面から発光層までの距離 9000 以上では接着界面からの影響がないように観 測されたが、室温かつ高注入キャリア密度の状態では、本サンプルのように例え界面 からの距離 1.5 µ mであっても、活性層の光学利得に影響を与える結果となっている。

5.5.2 端面発光型レーザの特性(CW特性)

次に薄膜化 wafer fusion 法で作製されたウェハを用いて、狭ストライプ幅の GaAs 基 板上の InP 系リッジ端面発光型レーザを作製し、連続動作(CW)時の特性について調 べることにする。図 5.12 のウェハを用いて荷重 1600 Pa の条件で GaAs 基板上に InP 系レーザ結晶を形成し、ストライプ幅 6 µ mで逆メサ状に化学エッチングを行い活性 層幅を 4 µ mとした。共振器長は 300 µ mとし、端面にはコーティングは施していない。 作製したチップを Si のサブマウントにボンディングし、室温でパルス動作と連続動作 の 2 つのモードで測定した。尚、比較のため InP 基板上の元ウェハでも同様の形状の レーザを作製し測定を行った。 図 5.15 に電流 - 光出力特性の結果を示す。パルス動 作において閾値電流は 28 mA と変化はなかったが、片側の出力 5 mW 時の外部微分量



電流 - 光出力特性 (CW 動作)

子効率は 19.9 %から 17.9 %と減少していた。この原因は非発光再結合中心の発生に伴 う内部量子効率の低下が考えられる。次にこれらの素子の連続動作時の電流 - 電圧、 及び電流 - 光出力特性を図 5.16 に示す。閾値電流の変化はほとんどないが、外部微分 量子効率は 18.5 %から 13.0 %と大きく低下している。これは半導体レーザの連続動作 時には素子の電気抵抗により発生したジュール熱が内部量子効率に大きく影響を与え るためで、図 5.16 に見られるように接着界面の抵抗により電流 - 電圧特性が劣化して いることが要因と考えられる。外部微分量子効率は式(2.6)で表され、端面反射率を 0.32 と仮定すると、内部量子効率は求まる。そこでパルス動作時と連続動作時の内部 量子効率をまとめると表 5.2 のようになる。また両端面の光出力を考慮した場合の外 部微分量子効率も付記する。パルス動作時においては内部量子効率は63.9 %から 57.5 % の低下であったが、CW 時には 59.4 %から 41.7 %と熱の影響のため大きく低下してい る。

一般に接着界面の電気抵抗は接着面積に反比例するため、素子抵抗は接着界面をエ ッチングするかどうかで大きく変わる。ここではメサ形成時に InP/GaAs 界面までエッ チングしなかったため、界面抵抗の影響による素子特性の劣化は上記の結果の範囲内 で納まっている。しかし、InP/GaAs 界面をエッチングするような構造をとる素子にお いては²⁴、界面抵抗がデバイス特性を大きく左右する可能性がある。よって薄膜化 wafer fusion 法で作製された半導体レーザの連続動作には、それぞれの素子構造によってア ニール時の最適な荷重が存在することがわかる。

InP sub.			InP/GaAs sub.	
	Pulse	CW	Pulse	CW
h _d	39.8 %	37.0 %	35.8 %	26.0 %
h i	63.9 %	59.4%	57.5 %	41.7%

表 5.2 内部量子効率と外部微分量子効率

5.5.3 埋込み端面発光型レーザ

最後に、表面に凹凸が存在する InP 系の埋込み端面発光型レーザを GaAs 基板上に 作製することで薄膜化 wafer fusion 法の有効性を示す。埋込み用のサンプルは図 5.12 に示した構造を用い、選択マスクとして SiO₂を用いた。2µm幅のストライプで高さ 1.8 µmのメサを Reactive Ion Etching (RIE)によるドライエッチングにより形成する。その 後埋込み層として Fe ドーピングされた高抵抗の InP 層と n⁺型 InP 層を順次 MOCVD 法 により約 650 で成長し、SiO₂選択マスクを HF で取り除いた後、p型 InP、p型 InGaAs 層を成長する。そして薄膜化 wafer fusion 法で n 型 GaAs 基板上に InP 系レーザ結晶を 接着する。本素子構造の場合、図 5.17 に示すように埋込み前のメサ形成時にはエッチ ングストップ層の除去を防ぐため接着界面までエッチングしていない。このため接着 界面の面積は大きくなるので、素子全体としては接着界面による電気抵抗の上昇は少 ないと予想される。そこで結晶の劣化を防ぐことを最優先とし、荷重は比較的小さい 値である 700 Pa、アニール温度は 600 で薄膜化 wafer fusion を行った。この温度は 埋込み層の再成長温度 650 より低い。図 5.17 に GaAs 基板上に作製された埋込み層 を有する InP 系端面発光型レーザの断面 SEM 写真を示す。この写真は、基板面側を接 着界面とすることで、表面に凹凸が生じているウェハでも異種基板接合が可能である ことを示している。

図 5.18 にこの素子の CW 時における電流 - 電圧、及び電流 - 光出力特性を示す。比較のため元の InP 基板上に作製した埋込み端面発光型レーザの特性も示す。共振器長は 300 µ mで、端面コーティングは施していない。閾値電流は元の InP 基板上の素子の 6.4 mA に比べて 10.6 mA とやや上昇したが、片側の外部微分量子効率は 18.9 %から 17.9 %と微少な減少に留まっている。閾値電流の上昇や外部微分量子効率の低下は、 5.4.3 および 5.4.1 項で述べたように非発光再結合中心の発生、接着界面による電気抵抗の上昇 等の影響が考えられる。しかしながら埋込み構造おいては、狭ストライプ構



図 5.17 GaAs 基板上の InP 系埋込みレーザ

造による InP と GaAs の接着時の結晶方位のずれが、端面の反射率に変化を与えレー ザ特性に大きく影響を及ぼしている可能性がある。また電流 - 光出力特性において、 キンクがなく線形性のよい特性が得られている。これは埋込み構造が屈折率導波構造 であるため、空間的ホールバーニングが起こり難く、横モードが安定していると考え られる。図 5.19 に GaAs 基板上の埋込み端面発光型レーザの出力変化に伴う遠視野像 (Far field Pattern: FFP)の注入電流依存性を示す。片側光出力 10 mW 時においても、 活性層に対して水平方向の FFP が単峰性の特性となり、単一横モード動作しているこ とが確認された。

以上より、格子不整合のある異種基板上に単一横モード動作するレーザが作製可能 なことがわかり、異種基板上に積層する半導体レーザの作製法において、薄膜化 wafer fusion 法が極めて有効であることが実証された。



5.6 まとめ

本章では、1.55µm埋込み型 VCSEL 作製の基本技術となる薄膜化 wafer fusion 法について検討を行った。以下に本章で得られた結果を列記する。

(1) InP/GaAs 界面の電気的特性や InP 側の光学利得には、薄膜化 wafer fusion 法にお いても、アニール時の荷重依存性が存在し、トレードオフの関係にあることを明 らかにした。

- (2)薄膜化 wafer fusion 法を用いて端面発光型レーザを作製し、CW 動作時にも発光 効率、閾値電流の点で、wafer fusion 前後でほとんど同程度の特性が得られるこ とを確認した。
- (3) GaAs 基板上の埋込み端面発光型 InP 系レーザを取り上げ、室温連続動作で単一 横モード動作のレーザを初めて異種基板上に実現することに成功した。

以上より、1.55μm帯埋込み VCSEL の作製において、薄膜化 wafer fusion 法が有効 な作製手段であることを明らかにした。

【第5章 参考文献】

- U. Fielder, G. Reiner, P. Schnitzer, and K. J. Ebeling, IEEE Photon. Technol. Lett., 8, 746 (1996)
- N. M. Margalit, D. I. Babic, K. Streubel, R. P. Mirin, D. E. Mars, J. E. Bowers, and E. L. Hu, Appl. Phys. Lett., 69, 471, (1996)
- S. Rapp, F. Salomonsson, K. Sterubel, S. Mogg, F. Wennekes, J. Bentell, and M. Hammar, Proc. 10th Int. IPRM(Indium Phosphide and Related Materials), Tup-59 303 (1998)
- 4) Y. Xiong, and Y. H. Lo, IEEE Photon. Technol. Lett., 10, 1202 (1998)
- 5) D. I. Dabic, J. J. Dudley, K. Streubel, R. P. Mirin, and J. E. Bowers, and E. L. Hu, Appl. Phys. Lett., 66, 1030 (1995)
- J. Boucart, C. Starck, F. Gaborit, A. Plais, N. Bouche, E. Derouin, L. Goldstein, C. Fortin, D. carpentier, P. Salet, F. Brillouet, and J. Jacquet, IEEE Photon. Technol. Lett., 11, 629 (1999)
- C. Kazmierski, J. P. Debray, R. Madani, I. Sagnes, A. Ougazzaden, N. Bouadma, J. Etrillard, F. Alexandre, and M. Quillec, Electron. Lett, 35, 811 (1999)
- 8) R. W. Herrick, and P. M. Petroff, IEEE J. Quantum Electron., 34, 1963 (1998)
- 9) S. Rapp, J. Piprek, K. Sterubel, J. Andre, e. R. Messmer, and J. Wallin, Proc. 9th Int. IPRM(Indium Phosphide and Related Materials), MB2 36 (1997)
- 10) E. Yablonovitch, D. M. Hwang, T. J. Gmitter, L. T. Florez, and J. P. Harbison, Appl. Pyhs. Lett., 51, 2222 (1987)
- A. Ersen, I. Schnitzer, E. Yablonovich, and T. Gmitter, Solid-State Electronics, 36, 1731 (1993)
- S. M. Fike, B. Buchanan, N. M. Jokerst, M. A. Brooke, T. G. Morris, and S. P. Deweerth, IEEE Photon. Technol. Lett., 7, 1168 (1995)
- 13) E. Yablonovitch, T. Sands, D. M. Hwang, I. Schnitzer, T. J. Gmitter, S. K. Shastry,D. S. Hill, and J. C. C. Fan, Appl. Pyhs. Lett., 59, 3159 (1991)
- 14) N. M. Jokerst, J. Nonliner Optical Physics & Materials 6, 19 (1997)
- 15) K. Rammohan, D. H. Rich, M. H. Macdougal, and P. D. Dapkus, Appl. Phys. Lett., 70, 1599 (1997)

- 16) H. Wada, and T. Kamijoh, IEEE Photon. Technol. Lett., 8, 173 (1996)
- S. Matsuo, T. Nakahara, K. Tateno, and T. Kurokawa, IEEE Photon. Technol. Lett., 8, 1507 (1996)
- 18) H. Takagi, R. Maeda, T. R. Chung, N. Hosoda, and T. Suga, Jpn. J. Appl. Phys., Part 1, 37, 4197 (1998)
- 19) Z. L. Liau, and D. E. Mull, Appl. Phys. Lett., 56, 737(1990)
- 20) R. J. Ram, L. Yang, K. Nauka, Y. M. Houng, M. Ludowise, D. E. Mars, J. J. Dudley, and S. Y. Wang, Appl. Phys. Lett., 62, 2427 (1993)
- M.Sugo, N. Uchida, A. Yamamoto, T. Nishioka, and M. Yamaguchi, J. Appl. Phys., 54, 1754 (1989)
- 22) K. Ljungberg, A. Soderbag, and Y. Backlud, Appl. Phys Lett., 62, 1362 (1993)
- 23) Z. Feng, and H. Kiu, J. Appl. Phys., 54, 83 (1983)
- 24) D. I. Babic, J. J. Dubley, K. Streubel, R. P. Mirin, J. E. Bowers, and E. L. Hu, Appl. Phys. Lett., 66, 1030 (1995)

第6章 埋込み型 1.55 µ m帯 VCSEL

6.1. 緒言

本章では第5章の薄膜化 wafer fusion 法を用いて、埋込み層を有する InP 系活性層を GaAs/AIAs DBR 上に接着し、1.55 µ m帯埋込み VCSEL を作製した結果について述べる。 そして埋込みの効果によるデバイス特性の向上、すなわち閾値電流の低減、光出力の 増加、温度特性の向上について言及し、更に長波長帯 VCSEL で特に重要となる横モ ード制御について論じる。

6.2 埋込み VCSEL 構造

VCSEL に埋込み構造を導入することは GaAs 系では古くから行われてきたが¹³、 選択酸化法による電流狭窄の出現により現在では主要な構造とはなっていない。埋込 み構造は横モード制御が可能で、単一横モード条件での発光径が大きく取れることか ら基本モードを維持したまま光出力の増加が見込める。しかし、GaAs 系 VCSEL の場 合、AI を含む層があるため再成長条件が難しいことや、選択酸化構造で実用的な光出 力が得られていること、そして何よりも GaAs 系はマルチモードファイバの使用を前 提に開発されたという経緯があり、横モード制御への要求があまりないため実用化に 至っていない。しかしながら長波長帯においては、一般に InP 系活性層が主体である こと、長距離通信用のため単一横モードが必須であること、長波長帯 VCSEL の光出 力が小さいこと等から埋込み構造の導入は有効と考えられる。埋込み構造を採用すれ ば、発光に寄与しない無効電流を理想的にはなくすことが可能で、同時に屈折率導波 構造のため回折損失が小さい構造が実現でき、閾値電流が減少し、安定な横モード動 作が実現できることが期待される。

InP 系活性層に半導体埋込みを行った VCSEL は、既に InP 系 DBR 上で埋込み層を 形成し、さらに誘電体ミラーを蒸着した構造の報告がなされているが⁴⁾、光出力、閾 値電流、温度特性といった点で、必ずしも満足な値が得られたとは言いがたく室温連 続動作に至っていない。しかしながら、これは反射層を形成している DBR の反射率や、 素子の熱伝導性に問題があるためで、埋込み構造の効果を否定するものではないと考 えられる。 そこで図 6.1 に本章で提案する埋込み VCSEL 構造を示す。これは InP 系の埋込み構 造と GaAs 系 DBR を薄膜化 wafer fusion 法を用いて接着することを特徴としている。 埋込み層以外の InP 系の層構成、GaAs 系の層構成は、第4章の図 4.1 で示した構造と ほぼ同じである。このため 4.6 節で述べた本 VCSEL 構造の特徴である

(1)n型 InP 系 DBR により接着界面から活性層までの膜厚を厚くすることが可能。

(2) InP 側の成長膜だけで、fusion 前に共振器波長の測定可能。

等は引き継ぐことになる。但し、InP 系の埋込み構造を GaAs 系 DBR 上に積層させた 後、共振器長を測定するにはメサ上部に光をコリメートする必要がある。またこの VCSEL に電流注入を行うために、半絶縁層である Fe ドーピングされた InP 層の上部 に p 型の電流パス層を設ける必要がある。



図 6.1 埋込み VCSEL の構造図

6.3 横モード制御

VCSEL は縦モードは短共振器構造のため単一であるが、横モードは単一とは限ら ない。横モードが単一でないと、各モードにより等価屈折率が異なるため、発振スペ クトルには横モードの次数に従い複数のピークが現れる。そのピーク間隔が約 1 nm 程 度なので、あたかも縦モードがマルチモードであるかのようなスペクトルが観測され



bottom mirror



る。これを単一にするためには、横モード も単一にする必要がある。横モードを単一 にするには様々な方法が考えられるが、各 モードごとに、反射率が異なるようにする のが一番効果的である。なぜなら VCSEL の閾値電流は反射率に非常に敏感であるた めで、各モードが反射率の高い順にレーザ 動作を起こすためである。高次のモードの 反射率を小さくするためには、高次のモー ドの回折損失を大きくして実効的な反射率 を下げる構造を形成すればよく、その点、 埋込み構造はモード間の回折損失差を大き くするのに非常に適した構造となっている。

各モードの回折損失の計算は、既に Helmholtz 方程式を用いた 2 次元ビーム伝搬法に より解析が行われている ^{5,6)}。ここでは変形 Open Resonator モデル ⁷⁾を用いて屈折率導 波型埋込み構造について計算し、モード間の回折損失を見積もってみる。用いるモデ ルは図 6.2 に示す対称メサ形状の構造である。一般的にはラゲール・ガウシアンモー ドによる円筒座標系を用いるが、後に 6.4.2 項で述べるように埋込み成長の条件により メサ形状が矩形となるため、円筒座標系は用いない。上面からみた一辺の長さ(メサ サイズ)d、活性層の屈折率 n_1 、スペーサ層の屈折率 n_2 、DBR の平均屈折率 n_3 、実効 共振器長を考える際の DBR 層内への侵入の深さ L_p 、埋込み層の屈折率 n_4 とし、基本 モード TEM₀₀ の発光部分(活性層の中央)でのスポットサイズを s、電界を E_0 とする と、電界分布 f_{00} (x, y, 0)は

$$f_{00}(x, y, 0) = E_0 \exp\left\{-\frac{1}{2}(x^2 + y^2)/s^2\right\}$$
(6.1)

と表せ、距離 L 進むに従い、ビームは広がり、位相シフト を用いて反射面の電界 f₀₀(x, y, L) は

$$f_{00}(x, y, L) = E_0 e^{-jkL} (s/w) exp\left\{-\frac{1}{2}P(x^2 + y^2) + j\phi\right\}$$
(6.2)

となる。但しここで、距離 L 進んだときのスポットサイズ W、曲率 R、波面係数 P、 波数 k を用いて、

$$w = s \sqrt{1 + (L/ks^{2})^{2}}$$

$$R = L[1 + (ks^{2}/L)^{2}]$$

$$P = 1/w^{2} + jk/R$$

$$\phi = tan^{-1}(L/ks^{2})$$
(6.3)

となる。さてミラー面が無限の大きさであるとすると、光はミラー面で反射し元の発 光部分に反射してくる。活性層中央部分での電界成分 f₀₀-R (x, y, 0)は

$$f_{00}^{-R}(x, y, 0) = E_0 / \sqrt{1 + 2L/(ks^2)^2} e^{-2jkL} exp\left\{-\frac{1}{2}P(x^2 + y^2) + j\phi\right\}$$
(6.4)

となる。ここで反射率は簡単のため1とした。そこで $f_{00}(x, y, 0)$ と $f_{00}^{-R}(x, y, 0)$ の重なり 積分を実行し、それとはじめの $f_{00}(x, y, 0)$ との比をとれば一回の反射での回折損失が求 まる。次に、実際の埋込み導波型の通常の電界の計算により、スッポトサイズとメサ サイズとの関係を求める。ここでスポットサイズは活性層とスペーサ層部分を別々に 計算する。活性層の屈折率 n_1 =3.519、スペーサ層と埋込み層の屈折率 n_2 = n_4 =3.169、DBR 層の平均屈折率 n_3 =3.276、DBR 層内への侵入の深さ L_p は 0.74 μ mとした。高次モー ドである TEM₀₁、TEM₁₁ については、エルミート・ガウス関数 H を用いて、活性層中 央での最初の基本波 TEM₀₀を

 TEM_{pq} : $f_{pq}(x, y, 0)$

$$= \mathbf{E}_{0} \cdot \frac{1}{\left[2^{p} \mathbf{p}! \sqrt{\pi} \mathbf{s}\right]^{\frac{1}{2}}} \cdot \frac{1}{\left[2^{q} \mathbf{q}! \sqrt{\pi} \mathbf{s}\right]^{\frac{1}{2}}} \cdot \mathbf{H}_{p}(\mathbf{x}/\mathbf{s}) \cdot \mathbf{H}_{q}(\mathbf{y}/\mathbf{s}) \cdot \exp\left\{-\frac{1}{2}(\mathbf{x}^{2} + \mathbf{y}^{2})/\mathbf{s}^{2}\right\}$$
(6.5)

で表わし、同様にして反射波との重なり積分を求めることにより、一回の反射での回 折損失が求まる。

図 6.3 (a) に一回の反射による回折損失とメサの一辺の長さとの関係を示す。基本 モードが高次のモードより回折損失が少なく、またメササイズが小さくなるに従い回 折損失が大きくなっていることがわかる。図 6.3 (b) は高次のモードと基本モードと の差を表したものである。一般に高次のモードとして、基本モードの次に TEM₀₁ が考 えられるが、VCSEL の場合、反射率と利得係数に対して全くの対称性が成立しており、 基本モードの次の高次モードとして TEM₁₁ が発光パターンとなる可能性があるため、 TEM₁₁ との差分も示した。この図から回折損失の差は TEM₁₁ に対しては 10 µ m近傍か ら、TEM₀₁ とは 4 µ m付近から、メササイズが小さくなるに従い指数関数的に大きくな る。もし、最低次数の高次モードが TEM₁₁ とすると、これは選択酸化電流狭窄型 VCSEL の単一横モード条件である 5~6µm程度以下のメササイズが要求されるのに比べると 大きな値となっており、デバイスの高出力化に有利であることがわかる。このような 結果が得られるのは、実効共振器内が埋込み層の形成によって屈折率導波型構造にな っているためである。また埋込み構造は、メササイズを小さくしていっても回折損失 の絶対値は小さいことが推測される。これは選択酸化型やメサ型と比べて大きな違い で、発光面積を小さくしても閾値電流密度は一定に保たれる可能性があり、微細化の 効果により閾値電流を下げるのにも有効な構造であることが予想される。

以上、回折損失のみで横モードを議論したが、詳細に VCSEL の横モードを論じる ためには、この回折損失差を反射率に反映させ、更に電界分布による注入キャリアの 拡散方程式を導いて各モードでの利得を見積もり、各々モードの閾値電流を求め、高 次モードと基本モードの閾値電流の差により単一横モード化を議論すべきである。し かし、VCSEL は注入電流に対して比較的小さい値で光出力が飽和するため、ここで述 べた回折損失の差の計算で大方の単一モード条件が推測できると考えられる。



(a)メササイズと回折損失の関係(b)基本モードと高次のモードの回折損失差 図 6.3 回折損失の計算値

6.4 埋込み VCSEL の作製

6.4.1 エピタキシャル成長と埋込み工程

図 6.4 に埋込み VCSEL の工程を示す。(100) InP 基板上に n 型 InGaAsP/InP DBR 層、1 %圧縮歪みの多重量子井戸層で構成される MQW 活性層、p 型 InGaAsP/InP DBR 層を MOCVD 法で順次成長した。スペーサ層に InP 層を用いた場合は、活性層とスペ ーサ層からなる DBR 層間は 3/2 λ厚のキャビティになるように、InGaAsP 層を用いた 場合は、λキャビティになるようにした。これは縦方向の光の閉じ込め係数が大きくな るように定在波の腹と活性層の位置を一致させるためである。また InP 系の DBR を両 側に挟むことでエタロン構造が形成されるため、InP ウェハの状態で共振器波長がほぼ 決定される。さて、1.55µmに共振器波長が存在することを確認した後、SiO2のマス クを用いてメタン系ドライエッチングを行いメサを形成する。次に埋込み層である Fe ドーピングされた InP 層と n⁺ 型 InP 層、後述する p⁺ 型 InGaAs 層を順次成長する。 この n⁺ 型 InP 層はリーク電流を防ぐための層で、正孔の拡散長よりも厚い高濃度ドー ピングされた n 型層を形成する必要があり、ここではキャリア濃度として n=3 × 10¹⁹ cm⁻³ を用い、膜厚は 0.3 µ mとした。最後にメサ直上の SiO₂ マスクを取り除いた後、電極 層である p 型 InP 層と p⁺型 InGaAs 層をウェハ全面に成長し、埋込み工程を完了する。 この電極層の p 型 InP 層は 5/4 入の厚さとなるようにしている。p 型 InP 上の p 型 InGaAs は電極とのコンタクト層であり、SiO₂/TiO₂ DBR の形成時には光吸収を防ぐためメサ直 上部はエッチングして除去した。一方、下面反射鏡用として(100) GaAs 基板上に



図 6.4 埋込み工程

abrupt 構造の n 型 AIAs/GaAs DBR を、キャリア濃度 3×10¹⁹ cm⁻³以上、中心波長が 1.55 µm、接着表面である DBR の最上部層の GaAs 膜を 3/41 厚とし、同じく MOCVD 法 により成長した。

6.4.2 埋込みパターン

次に埋込み形状について述べる。MOCVD 法において、結晶の成長速度が面方位に より異なるため埋込みパターンにより様々な問題が生じる。成長速度が異なると成長 速度の速い部分のドーピング量が減少し、その結果リーク電流の増大を招く恐れがあ る。そこで、まず InP (100)基板上に図 6.5 に示すように、円形のパターン (a)と2 種類の矩形パターン(b、c)のメサの埋込み再成長を行った。矩形パターンは<011> と < 0 1 1 >に対して、平行な辺を持つパターン (b)と、結晶軸をそれから 45 度傾けさ せたパターン (c)である。図 6.5 はメサの周囲に Fe ドーピングされた InP 層を成長し た後の表面写真である。(a) (b)ともに<0 1 1 >に沿って成長速度が速い部分があ り、結晶が突起している様子が伺える。埋込み成長厚はパターンの無い平坦な面で 1.4 µm厚に対して、突起部分は 3~4µmにも達していた。このような突起部分があると 電極層である p型 InP 層と p⁺型 InGaAs 層の成長が困難になり、メサの上部でフラット な面の確保が難しくなる。また成長速度の速い部分でキャリア濃度が減少し、リーク 電流の増大や、活性層へのキャリア不均一注入が生じる。一方(c)のパターンは、<0 1 1 >方向の面が露出していないため、全体としてほぼ一様な成長速度が得られた。こ のため本 VCSEL 構造のメサ形状として(c)のパターンを採用することにした。



図 6.5 埋込み後の結晶表面

6.4.3 p型 InGaAsP/InP DBR の抵抗

第4章の4.6.4 項において p型 InGaAsP/InP DBR の電気抵抗について述べたが、 p型 InGaAsP はバンドギャップ波長1.4µm組成を用いていた(以下1.4 Q と表わす)。 そこでは電気抵抗を下げるためには高濃度にドーピングすることが望ましく、その反作用として光の吸収係数が増加してしまい、閾値電流の上昇や光出力の低下を招く原因となっていた。そこで p型 InGaAsP を1.3µm組成(以下1.3 Q と表わす)に変えてInP とのバンドギャップ差を小さくし、かつ第2章の2.3.2 項(A)で述べた p型 GaAs 系DBR 層の中間層を InP 系 DBR にも導入することを検討した。

まず、DBR の抵抗のキャリア濃度依存性を明らかにするために、p 型 1.3 Q のキャ リア濃度は4×10¹⁷ cm⁻³、InP 層のキャリア濃度を4×10¹⁷ cm⁻³、5×10¹⁷ cm⁻³、8×10¹⁷ cm⁻³ とした3種類の 9.5 ペアの abrupt 構造を MOCVD 法で成長した後、4.4.1 項で述べた作 製方法を用いて円形メサのサンプルを作製した。図 6.6 に注入電流密度 2 kA/cm² にお ける電気抵抗のメササイズ依存性、InP 中のキャリア濃度依存性の結果を示す。高濃度 ドーピングになるに従い、1 ペア当たりの抵抗は、それぞれ 6.85×10⁻⁵、5.98×10⁻⁵、3.65 ×10⁻⁶ cm²/pair と小さくなった。InP 層に最も高くドーピングした抵抗値 3.65×10⁻⁵ cm²/pair のサンプルは、4.6.4 項で述べた 1.4 Q と InP に 1×10¹⁸ cm⁻³ ドーピングしたと きの値 4.26×10⁻⁵ cm²/pair と比べてドーピング量が少なくなっているにも関わらず低 い値を示しており、DBR 層内のバンドギャップの差を小さくした効果が伺える。以上 より InP と InGaAsP のバンドギャップ差を小さくすることと、InP 側のキャリア濃度 を高くすることが抵抗低減に効果的であることがわかった。



しかしながら、高キャリア濃度は光の吸収係数の増大を招く。P型 InP の吸収係数a のドーピング濃度依存性は以下の式で表される⁸⁾。

$$a = 20 \, \sharp \, \frac{f}{E} \frac{p}{10^{18}} \, (cm^{-1})$$
 (6.6)

よって、この式から 10 cm⁻¹ 以下に各層の吸収係数を抑えるとすると、キャリア濃度は 5×10¹⁷ cm⁻³ 以下にする必要があることがわかる。この 10 cm⁻¹ 以下という値は、反射率 を 99 %以上得るために計算上必須となる。そこで、p型 InPのドーピング量は4×10¹⁷ cm⁻³ とし、GaAs系 DBR と同様に、界面にいくつかの中間層を設けることを検討した^{9,10}。中 間層 1 つの場合は 1.1 Q 組成の単層、中間層が 3 つの場合は 1.0 Q、1.1 Q、1.2 Q 組成



図 6.7 中間層付き p 型 DBR の構造図

をを用い、中間的なバンドギャップを持つ層を 用いた。全ての中間層には 1×10¹⁸ cm⁻³ 以上の キャリア濃度をドーピングし、図 6.7 に示すよ うに成長層の上部から見て 1.3 Q 層から InP 層 へ遷移する部分に中間層を挿入し、InP から 1.3 Q 層へ遷移する部分には挿入しないことにした。 この理由は InP から 1.3 Q層へ遷移する部分が、 光の電界分布において定在波の腹にあたるため で、DBR 全体として光の吸収係数が増大する のを防ぐためである。実験は中間層の数 1、3、 5、15 と4種類作製し、1挿入あたりの中間層 の全層厚は定在波の揺らぎを少なくするため 200 を越えないようにした。このため中間層

の数 3、5、15 の場合の各層厚は、それぞれ 67、40、14 としている。図 6.8 に抵抗 値のメササイズ依存性の測定結果を示す。中間層の数の増大と供に抵抗が減少するこ とが予想されたが、3 層以上では逆に抵抗が増大する傾向が見られた。このことは1 層あたりの中間層の厚さが 40 以下ではバンドオフセットによる障壁の低減に寄与 しないことを意味している。中間層が3層での抵抗の値は1.86×10⁶ cm²/pair となり、 InP 層に高濃度にドーピングした場合の抵抗よりも低い値が得られた。

以上の結果をもとにして、p型 DBR の構造として中間層を 3 層とし、1.3 Q と InP のドーピング量は 4 × 10¹⁷ cm⁻³を採用することにした。



6.4.4 横方向の抵抗



本埋込み VCSEL 構造において、 正孔は図 6.9 で示すようにコンタ クト層である p⁺型 InGaAs 層、p 型 InP 層、 p 型 DBR 層を経由して活 性層へ注入される構造となってい る。この場合 p 型 InP 層の横方向 の抵抗が高いと、素子抵抗が上昇 する可能性がある。一般に、この p 型 InP 層を高濃度ドーピングす

図 6.9 活性層に注入される正孔の流れ

れば抵抗の問題は解決するが、この層は光のパスでもあるため光の吸収を考慮すると、 高濃度ドーピングすることは出来ない。また、層を厚くする方法も考えられるが、メ サの周辺に突起部分が生じるため、埋込み層を厚くすると図 6.10 に示すようにメサ上 部の平らな面が確保出来なくなり、共振器構造が形成されなくなる。そこで、p型 InP 層の下に高濃度(1×10¹⁹ cm⁻³ 以上)でドーピングされた 1500 の p⁺型 InGaAs 層を導 入することを検討した。この p型 InGaAs 層はシート抵抗が p=4×10¹⁷ cm⁻³ にドーピン グされた p型 InP 層の 1/4 以下の値で、このため電気的には 6000 以上の p型 InP 層 を成長したことに相当する。図 6.11 に InP 基板上に作製した断面 SEM 写真と、図 6.12



図 6.10 埋込み層が厚い場合の 再成長後の断面 SEM 写真

に p 型 InGaAs 層を導入した場合と、導入 しない場合の素子の電気抵抗を示す。メ ササイズに寄らず、導入しない場合の抵 抗は 400 以上高く、またメササイズと抵 抗の関係において、線形性が保たれてい ないことがわかる。一方、p⁺型 InGaAs 層 を導入した場合は線形性が保たれ、横方 向の抵抗が減少していることが明らかに なった。以上より、埋込み層の厚さを増 やさずに横方向の抵抗を下げるには、p⁺型

InGaAs 層の導入が効果的であることがわかった。



図 6.11 p⁺型 InGaAs 層の断面 SEM 写真

図 6.12 BH 構造の素子抵抗のメササイズ 依存性

6.4.5 薄膜化 wafer fusion 法による VCSEL 作製

次に VCSEL の作製工程について述べる。第5章で述べた薄膜化 wafer fusion 法を用 いて InP と GaAs 層の直接接着を行って VCSEL 構造を形成する。図 6.13 に埋込み成長 後の作製工程を示す。InP 基板上に垂直共振器構造を作製し埋込み工程を行った後、5.3 節で述べたように成長層の表面を仮基板である Si にワックスで固定する。InP 基板を 完全にウェットエッチングで取り除き、n型 InP/InGaAsP DBR を構成している基板側 の n型 InGaAsP 層を露出させる。この InGaAsP 層はエッチングストップ層の役割を果 たす。次にこのエッチングストップ層を硫酸系エッチャントで取り除き、表面を親水 性にした後、予め用意しておいた GaAs 系 DBR 層と室温で重ね合わせる。次にワック スを除去して Si 基板を取り除く。その後荷重をかけて水素雰囲気中で約 600 30 分 間アニールし、GaAs と InP の共有結合を完成させる。 最後に、上面に TiO₂/SiO₂ の誘 電体多層膜構造を蒸着した後、上下の電極を形成し、GaAs 基板の裏面の出射面に AR コーティングを施す。作製された構造の断面 SEM 写真を図 6.14 に示す。InP 埋込み層 が GaAs 基板上に良好に接着されていることがわかる。







図 6.14 1.55 µ m帯埋込み VCSEL の断面 SEM 像

6.5 1.55 µ m帯埋込み VCSEL の特性

6.5.1 作製サンプル

まず、第4章で述べた埋込み構造を導入していない VCSEL の特性と比較するため、 p型DBRの InGaAsPの組成として1.4 Qで構成される abrupt 構造の p型 InGaAsP/InP DBR (1.4 Q、InP のキャリア濃度はともに p=1×10¹⁸ cm⁻³)を用いた埋込み構造の VCSEL を 作製した。DBR のペア数は、n型 InGaAsP/InP DBR が 5.5 ペア、p型 InGaAsP/InP DBR が 5 ペア、GaAs/AIAs DBR が 27 ペアで、SiO₂/TiO₂ DBR のペア数が 12 ペアである。n 型 InGaAsP/InP DBR は熱抵抗の低減のため、第4章の VCSEL よりペア数を減らすこ とにした。活性層は 1% 圧縮歪みを有する MQW 構造で、スペーサ層の組成として 1.2 Q を用いた。これをサンプル A と呼ぶことにする。

次に 6.4.3 項で検討した光吸収係数の低減を考慮し、p 型 DBR の InGaAsP の組成と して 1.3 Q、InP と 1.3 Q の間に 3 つの中間層を有する p 型 InGaAsP/InP DBR(1.3 Q、InP のキャリア濃度は、ともに p=4 × 10¹⁷ cm⁻³)を採用した埋込み構造の VCSEL を作製し た。DBR のペア数は、n 型 InGaAsP/InP DBR が 5.5 ペア、p 型 InGaAsP/InP DBR が 5 ペア、GaAs/AIAs DBR が 25 ペアで、SiO₂/TiO₂ DBR のペア数が 16 ペアである。活性 層は 1%圧縮歪みを有する MQW 構造で、キャリアのオーバーフローの抑制のためス ペーサ層の組成として InP を用いた。これをサンプル B と呼ぶことにする。

最後に高出力化を考え、サンプル B と同様の構成で GaAs/AIAs DBR のペア数を 24 ペアとしたサンプルCも作製した。これらのサンプル構造を表 6.1 にまとめる。

	活性層構造	SCH 層	p 型 DBR 構造	n 型 DBR 構造	GaAs/AIAs DBR のペア数		
サンプル A	1 %圧縮歪み MQW	1.2 Q	1.4Q/InP abrupt	1.4Q/InP abrupt	27		
サンプル B	1 %圧縮歪み MQW	InP	1.3Q / 3 中間層/InP	1.3Q/InP abrupt	25		
サンプルC	1 %圧縮歪み MQW	InP	1.3Q / 3 中間層/InP	1.3Q/InP abrupt	24		

表 6.1 埋込み VCSEL に用いたサンプルの構造

6.5.2 電流 - 電圧、及び電流 - 光出力特性

まず、サンプル A の電流 - 光出力特性を図 6.15 に示す。光出力は下面側からの出 射光のみを測定している。素子サイズは 5µm角で、25 の CW 動作における閾値電 流は2.1 mA で閾値電圧は2.1 V であった。最大光出力は20 で約2µW が得られた。 閾値電流時における微分抵抗は413 、出射側の外部微分量子効率は0.05% である。 この素子の最大連続発振温度は35 であった。閾値電流密度は8.4 kA/cm² となり、 かなり高い値となったが、これは埋込み形状が不完全で突起部分が幾分生じ、回折損 失が増大したためと考えられる。これは発振波長が1535 nm であり、薄膜化 wafer fusion 前の共振器波長に比べて15 nm 程度短くなっていることからも推測される。

さて、第4章の埋込みを行わない素子の特性と比較すると、埋込み構造の導入によ リメサの微細径化が可能となり、最大発振温度は 27 から 35 と 8 の上昇が得 られた。また、光出力密度(最大光出力/発光面積)も約 4.2 倍となり、これは n 型 InGaAsP/InP DBR のペア数の減少と、埋込み構造による低熱抵抗化の効果の表われと 考えられる。尚、本サンプルでは閾値電流密度が高いため 5µm角以上の素子では室 温連続発振は得られなかった。



図 6.15 サンプル A の電流 - 電圧、及び電流 - 光出力特性

次に図 6.16 にサンプル B の 25 での 7µm角と 10µm角の電流 - 光出力特性を示 す。それぞれの閾値電流は 0.69 mA と 1.46 mA である。このときの閾値電圧はともに 1.5 V であり長波長帯 VCSEL で報告されている値の中では比較的小さい値が得られた。 接着界面と pn 接合の電圧降下が約 0.9 V のため、0.6 V 程度の閾値電圧の上昇がある ことになる。この原因である主な抵抗成分は p 型 InGaAsP/InP DBR によるものである が、中間層と InGaAsP の組成を変えた効果によりサンプル A に比べ、閾値電圧で大幅 な減少が見られた。最大光出力は 7µm角の素子で約 0.1 mW、10µm角の素子で約 0.13 mW となり、大幅な出力の増加となった。これは p 型 InGaAsP/InP DBR の低抵抗化と 低光吸収化が両立したため達成されたものと考えられる。尚、光出力の密度はサンプ ルAに比べて、約 25.5 倍と桁違いに大きくなっている。



図 6.16 サンプル B の電流 - 電圧、及び電流 - 光出力特性

最後に図 6.17 にサンプル C の電流 - 光出力特性を示す。 10µm角の素子 (a) では 閾値電流は 1.63 mA、最大出力は 0.16 mW であった。一方 5µm角の素子 (b) にお いては、閾値電流は 0.38 mA となり、1.55µmもしくは 1.3µmの長波長帯 VCSEL で 報告されているものの中で最小の値となった。これは埋込み構造の導入により光と電 流の閉じ込めが同時に効率よく達成されたためと考えられる。

さて、これらの結果から第4章 4.9 節と同様、内部損失について考えてみる。サン プル C において、上面 SiO₂/TiO₂ ミラー側からの光出力と下面 GaAs 基板側からの光出 力の比をとることにより上下の反射率と内部損失は、式(2.6)を用いると、上側の反 射率 R_i、下側の反射率 R_bと内部損失a_iは、それぞれ 0.9985、0.9964、46.8 cm⁻¹ と見積 もられた。上部の反射率より、半導体 DBR の媒質に一様な吸収があると仮定すると、 p型 InP 及び 1.3 Q の吸収係数は 7 cm⁻¹ずつとなり、式(6.6)において p型 InP 層のキ ャリア濃度から予想される 8 cm⁻¹ とほぼ一致し、計算の妥当性が証明できたと考えら れる。またこの内部損失の値は、同様にして求めた中間層のないサンプル A の内部損 失 68.6 cm⁻¹ と比較すると大きく減少しており、p 型 DBR 層の吸収が共振器内の損失に も大きく影響していることがわかる。


図 6.18 に閾値電流と閾値電流密度のメササイズ依存性を示す。一般に用いられてい る VCSEL の電流狭窄方法であるメサ(エアポスト)型や選択酸化型では、メササイ ズが 10µm近傍から、大きく閾値電流密度が増大する^{15,16})。これはこのサイズあたり から回折損失が大きく増大するためで、更に選択酸化型の場合は電流狭窄も不完全な ため、発光に寄与しない無効電流の割合が増すためである。一方埋込み型は、回折損 失が小さく、かつ電流閉じ込めは、ほぼ完全であるため、閾値電流密度のメササイズ 依存性が小さくなる。図 6.18(a)に示したようにサンプルBでは、メササイズに依ら



図 6.18 閾値電流と閾値電流密度のメササイズ依存性

閾値電流密度は一定となり、メササイズの減少に伴い閾値電流は線形性を保ちながら 減少している。このことから、無効電流と回折損失の非常に小さい VCSEL 構造が作 製できていることがわかる。また図 6.18(b)に示すようにサンプル C についても同 様に、閾値電流密度がメササイズに依らず一定の結果が得られ、このためメササイズ の減少とともに閾値電流が減少し、最小閾値電流が達成されたと考えられる。

6.5.3 温度特性

サンプル A では最高連続発振温度は 35 であったが、ここでは、サンプル B と C の温度特性について述べる。まず、図 6.19 にサンプル C における 10µm(a)と 5µm(b)の電流 - 光出力の温度依存性を示す。10µmの素子は 43 までであったが、 5µm素子では 60 まで連続発振を達成した。5µmの素子の方が最高発振温度が高いのは、メササイズが小さいことによる注入電力の減少によるものである。またサンプル A の 35 に比べて高温動作が可能となった原因は、n型 InGaAsP/InP DBR のペア数の減少や、埋込み構造の導入による熱抵抗の減少が要因として考えられる。



図 6.19 サンプル C の電流 - 光出力特性の温度依存性

5µmの素子の閾値電流と出射側の外部微分量子効率の温度依存性をまとめたグラフ を図 6.20 に示す。温度 50 まで 1 mA 以下の閾値電流が達成されている。外部微分 量子効率は温度とともに減少するが、これは温度上昇に伴うキャリアのオーバーフロ ーや、価電子帯間吸収の増加等が考えられる。



図 6.20 5 μ m 角素子の閾値電流と外部微分量子効率の温度依存性

ー方、サンプル B の 7µm素子においては、図 6.21 に示すように 75 までの連続 発振動作が確認された。サンプル C よりも高温で連続発振した理由は、第 2 章 2.5.2 項の GaAs 系 VCSEL で述べた Gain-offset の効果である。サンプル B の活性層の PL ピーク波長は 1.528µmで共振波長は 1.542µmのため、Gain-offset 量は -14 nm となっ ている。一方、サンプルCは、活性層の PL のピーク波長は 1.542µm、共振波長は 1.551 µmとなっており、Gain-offset 量は -9 nm とサンプル B に比べて少ない。サンプル B の閾値電流と外部微分量子効率を図 6.22 にまとめると、外部微分量子効率は温度とと もに減少するが、閾値電流は 20 の室温近傍で最小値をとることがわかる。室温近



144

傍で閾値電流が最小となる最適な Gain-offset 量は、素子の大きさ、閾値電流、素子抵 抗、熱抵抗と密接な関係があるため素子のサイズごとに異なる。このため VCSEL ウ ェハを作製する際、1枚のウェハでいかなるサイズでも当てはまる最適な Gain-offset 量を設定することは困難である。しかしながら、以上の結果から後に述べる単一横モ ード条件を満足するメササイズ付近では、-14 nm という値が目安になることがわかっ た。

6.5.4 熱抵抗

VCSEL の電流 - 光出力特性の温度依存性は、素子の熱抵抗により大幅に左右され る。特に InP 系活性層を用いた場合、材料そのものの特性温度が小さいことから、そ の影響は GaAs 系 VCSEL に比べて顕著となることが予想される。熱抵抗が高い素子 は、CW 動作時に活性層の温度上昇が大きく、このためキャリアのオーバーフローが 顕著になり、ひいては利得の減少が生じ、内部微分量子効率の低下から光出力の減少、 閾値電流の増加といったレーザ特性を劣化させる方向に導く。一般に VCSEL の熱抵 抗は第3章 3.4.2 項で触れたように、素子の発振波長の変動から評価できる。パルス動 作で素子の温度を変えて波長を測定し、次に CW 動作させて活性層の温度上昇を見積 もる。そこで、発振波長の温度変化を測定すると、サンプル B と C のいずれの素子も 波長の温度依存性は線形性をもっており、約 0.1 nm/K の割合で長波長側にシフトした。 この結果をもとにして、注入電力と温度上昇の関係を求めたのが図 6.23 である。素子 に注入した電力と活性層の温度上昇の関係から熱抵抗は、サンプル C の 5µmと 10µ



図 6.23 サンプル C の熱抵

m角の素子で、それぞれ 1180 K/W、770 K/W となった。これは 3.4.2 項で述べた ように 0.85 µ m帯 VCSEL とほぼ同等で あり¹¹⁾、1.55 µ m帯 VCSEL で報告され ている値で最小である¹²⁾。これにより GaAs 系 DBR と InP 埋込み層の組み合わ せが熱抵抗の低減に大きく寄与してお り、CW 動作での閾値電流の減少や高出 力化が可能になった主たる要因となっ ている。

6.5.5 横モード特性

埋込み構造における横モード制御の評価について述べる。一般に横モードは近視野 像 (Near field Pattern: NFP)、もしくは遠視野像 (Far field Pattern: FFP)を観察して 議論するが、VCSEL の場合は発振スペクトルの観察が最も精度が良い。高次のモー ドが現れるに従いモードごとに伝搬定数が異なるため、基本モードよりも短波側に、 その次数と同じ本数のスペクトルが観測されるからである。そこでサンプル C の発振 スペクトルと NFPを10µm角と5µm角の素子について測定した結果を図6.24に示す。 動作電流は各々の素子で最高出力を示す電流値である。10µm角の素子では、レーザ 発振直後から4本の発振スペクトルが観測され、NFPからもはっきりとした多モード 発振の様子が伺え、発光パターンとスペクトルピークの本数の両面から TEM₁₁が主な 発振モードであると確認された。一方、5µm角の素子では、NFPでは単峰性の強度 分布を示し、発振スペクトルも1本で SMSR(Side Mode Suppression Ratio)は40dB 以上であり、単一モード動作が達成されていることがわかる。また、この5µmの素 子はレーザ発振直後から最高出力を示す動作電流まで、モードパターンに変化はなく 安定であった。このように、高注入時にもモードが安定であることから、埋込み構造 が横モードの制御に関して優れていることが実証された。



146

最後に、単一横モード条件を満たす最大のメササイズを調べるため、サンプル B にお ける 10µm角と 7µm角の発振スペクトルを測定した。その結果を図 6.25 に示す。ま た VCSEL ウェハの結晶方位で、< 0 1 1 >方向に水平な FFP を図 6.26 に示す。10µm 角の素子ではサンプル C と同様に多モード発振している様子が伺われ、それに伴い双 峰性の FFP のパターンが観測されている。二次元像で観察すると FFP は全部で4本の ピークがみられた。一方、7µm角の素子では発振スペクトルは 1 本であり、FFP のパ ターンも単峰性となり単一モード発振していることがわかる。また FFP は水平、垂直 ともほぼ対称性を示し、最大出力時の半値全幅は 13 度であった。

このように 10µm角ではマルチモードで、7µm角ではシングルモードという結果 は、10µm程度以下から基本モードと高次モードの回折損失差が大きくなるという 6.3 節のモデルによる計算結果とほぼ一致している。また、単一横モード条件を満たすメ ササイズの7µmという値は、選択酸化狭窄構造の VCSEL で言われている3~5µ m程度に比べ大きな値となっている。よって、埋込み構造では大きな発光面積で基本 モードと高次モードの回折損失差が大きくとれ、単一横モードを維持したまま高光出 力化するのに適した構造であることが実証された。



図 6.25 サンプルBにおける発振スペクトル



図 6.26 サンプルBにおける FFP

6.6 まとめ

薄膜化 Wafer fusion 法を用いた 1.55 µ m帯埋込み VCSEL について検討を行った。以下、本章で得られた結果についてまとめる。

- (1)埋込み構造により、単一横モードになるメササイズについてモデルを立てて計算を行い、10µm近傍で単一性が確保できる見通しをたてた。そして、p型 DBR の抵抗、横方向の低抵抗化の検討を行った。
- (2) 埋込み構造を導入することにより、閾値電流密度のメササイズ依存性を小さく することが可能であることを示し、5µm角の VCSEL において長波長帯におい て世界最小の閾値電流 0.38 mA の室温連続発振が得られた。
- (3)7µmのメササイズで、0.1 mW の最大出力時まで横モードが単一であることを 確認した。更に、-14 nm の Gain-offset を導入した素子では、室温付近で閾値電 流が最小であることを示し、最高連続発振温度75 を達成した。

以上より、1.55µm帯埋込み VCSEL が、光出力、温度特性、横モード制御の全ての 点において優れた特性を同時に満足できることを実証したことにより、InP 系の埋込み 構造と GaAs/AIAs DBR を組み合わせた構造が 1.55µm帯 VCSEL の構造に有望である ことを明らかにした。

【第6章 参考文献】

- 1) Y. A. Wu, C. J. Chang-Hasnain, and R. Nabiev, Electron. Lett., 29,1861 (1993)
- B. -S. Yoo, H. Y. Chu, M. S. Park, H. -H. Park, and E. -H. Lee, Electron, Lett., 32, 116 (1996)
- C. J. Chang-Hasnain, Y. A. Wu, G. S. Li, G. Hasnain, K. D. Choquete, C. Caneau, and L. T. Florez, Appl. Phys. Lett., 63, 1307 (1993)
- S. Rapp, F. Salomonsson, K. Sterubel, S. Mogg, F. Wennekes, J. Bentell, and M. Hammar, Proc. 10th Int. IPRM(Indium Phosphide and Related Materials), Tup-59, 303 (1998)
- 5) M. Shimizu, F. Koyama, and K. Iga, Trans. IEICE., E72, 1050 (1989)
- 6) B. -S. Yoo, H. Y. Chu, H. -H. Park, H. G. Lee, and J. Lee, IEEE J. Quantum Electron, 33, 1794 (1997)
- 7) A. G. Fox, and T. Li, Bell Syst. Tech. Journal, 40, 453 (1961)
- 8) H. C. Casey Jr, and P. L. Carter, Appl. Phys. Lett., 44, 82 (1984)
- 9) G. Reiner, E. Zeep, B. Moller, M. Ries, and K. J. Ebling, IEEE Photon. Technol. Lett., 7, 730 (1995)
- M. G. Peter, B. J. Thibeault, D. B. Young, A. C. Gossard, and L. A. Coldren, J. Vac. Sci. Technol. B, 12, 3075 (1994)
- Y. C. Lee, S. E. Swirhun, W. S. Fu, T. A. Keyser, J. Jewell, and W. E. Quinn, Proc.
 45th ECTC (Electronic omponents & Technology Conference), 387 (1995)
- M. Ortsiefer, R. Shau, G. Bohm, M. Zigldrum, J. Rosskopf, F. Kohler, and M. -C. Amann, IEEE Photon. Technol. Lett., 12, 1435 (2000)

第7章 結論

本論文は光通信用 VCSEL の高性能化に関する研究について述べたものである。第 2章と第3章では 0.85µm帯 VCSEL について取り上げ、デバイス特性の高性能化の 手法について提案し検証を行った。また第4章から第6章で光ファイバの最低伝送損 失波長である 1.55µm帯 VCSEL をとりあげ、室温連続動作を目標とし、VCSEL 構造 や作製方法の提案を行い実際に素子を作製し高温度動作を達成した。以下に本論文で 得られた成果を要約する。

- (1)上面型 0.85µm帯 VCSEL において、n型、p型 DBR の低抵抗化と低光吸収化の 両立について検討を行い、ポリイミド埋込み構造の上面発光型 VCSEL を作製し、 室温連続発振動作で1 mW 以上の光出力を達成した。また 8×8 の2次元アレーレ ーザを作製し、64 全素子の同時動作を確認するとともに、上面発光型の構造上の 問題点として、熱的クロストークと配線による変調帯域の制限を明らかにした。
- (2)発振波長に対し透明な AIGaAs 基板上の下面発光型 0.85 µ m帯 VCSEL を提案し、 AIGaAs 基板上の成長では、GaAs バッファ層が有効であることを示した。また、 出射側の反射率を制御することにより高光出力化が可能であることを明らかにし、 26 µ m の素子で最大 5 mW 以上の出力が達成された。また 16 µ m で閾値電流 2.1 mA、最大光出力 4.6 mW、電力変換効率 11.2 %、最高連続発振温度 130 の 特性が得られ、AIGaAs 基板を用いても GaAs 基板に比べて遜色ない特性が得られ ることを示した。更に 8×8 の 2 次元アレーレーザのフリップチップ実装を行い、 8×8 の 64 素子全てにおいて、GHz レベルの変調が可能であることを示し、並列 インターコネクション用光源として下面出射型の VCSEL アレーが有望であること を示した。
- (3) 1.55 µm帯の長波長帯 VCSEL において、作製上、重要な技術となる InP/GaAs の wafer fusion について検討をおこなった。InP 側レーザ結晶の光学的特性には荷重 依存性があることがわかり、電気的特性と光学的特性にはトレードオフの関係が 存在することを明らかにした。また wafer fusion 法を用いて、GaAs 基板上に InP 系活性層を有する端面発光型半導体レーザを作製し、InP/GaAs の界面に導電性を

持たせた状態でも、閾値電流密度にほとんど変化がないことを示した。また、GaAs 系 DBR 上に、InGaAsP/InP DBR 層を活性層の上下に設ける 1.55µm帯 VCSEL 構 造を提案した。活性層の光学利得の維持、共振器波長の優れた制御性を実証し、 wafer fusion 法を用いて作製した 1.55µm帯 VCSEL において、室温連続発振動作 を確認した。

- (4) 埋込み VCSEL 作製の基本技術となる薄膜化 wafer fusion 法を提案し、この手法 によって得られた特性についての検討を行った。従来型の wafer fusion と同様、界 面の電気的特性や InP 側の光学利得には荷重依存性が存在し、トレードオフの関 係にあることを明らかにした。また、薄膜化 wafer fusion 法を用いて GaAs 基板上 の InP 系端面発光型埋込み半導体レーザを作製し、室温連続動作で、単一横モー ド発振するレーザを異種基板上に作製することに初めて成功した。
- (5)薄膜化 Wafer fusion 法を用いた 1.55 µ m帯埋込み VCSEL について検討を行った。
 p型 InGaAsP/InP DBR の低抵抗化と低光吸収化を検討し、5µm角の VCSEL において、世界最小の閾値電流 0.38 mA の室温連続発振動作を達成した。また 7µm 角の大きさで、0.1 mW の最大出力時まで横モードが単一であることを確認し、InP 系埋込み型 VCSEL の優れた横モード制御性を確認した。また、GaAs 系 DBR と 埋込み層により、0.85 µ m帯 VCSEL と遜色ない熱抵抗を実現し、更に-14 nm の Gain-offset を導入することで、室温付近で閾値電流を最小とすることができ、最高連続発振温度 75 を達成した。

VCSEL は 1987 年の Jewell の発表以来、世界中の様々な機関で開発スピードの競争 が行われ、1990 年代半ばには光インターコネクションの光源として実用化された。そ の間、世界中の多くの研究者によって特性改善のために様々なアイディアが生まれ、20 年の時を経て、漸く世の中に認められるようになってきた。

本論文の前半は、こうした活発化した研究開発の中、現在実用化されている 0.85 µ m帯 VCSEL に一早く注目し続け、下面発光型の 0.85 µ mVCSEL を世界で初めてレー ザ発振に成功したことについて述べた。当時は下面型の利点をことさらに取り上げる 人は少なかったが、現在は上面型での変調限界を唱える人が出始め、漸く世の関心を 集めるようになってきている。また本論文の後半は、1.55 µ m帯 VCSEL を世界で2番 目に室温連続発振させることにより wafer fusion の有効性を示し、更に埋込み構造の導入によって室温連続動作における世界最小閾値電流を達成したことについて述べた。

本論文で長波長帯でも VCSEL の介在能力の一部を示すことができたが、今後、実 用化に向けて、更なる光出力や温度特性の向上といった特性改善が望まれる。

さて VCSEL は Gbit イーサーネットに採用され、今日世界全体で 300 億円規模の産 業となった¹⁾。しかしながら、この大部分は 0.85 µ m帯 VCSEL 単一素子で占めており、 今後応用分野の範囲拡大がより一層求められる。そこで最後に通信以外の領域も含め て、現在考えられる VCSEL の応用分野の拡大について触れることにする。

VCSEL 単一素子としては、次なるターゲットは 10 Gbit/s イーサーネット用光源と 予想されているが、発振波長領域の拡大、高出力化、変調帯域の拡大により別な応用 分野の可能性がある。発振波長領域の拡大には、短波長化と長波長化の両方の開発が 望まれる。短波長帯(可視領域)おいては、現在の光ディスクのピックアップ用の代 替え品であることはもちろん、ディスプレーや照明、バックライト光源、医療用等と 考えられる応用分野の範囲は枚挙にいとまがない。また長波長帯は通信用やガスセン サー用としての実用化の可能性が高く、通信用の課題としては高速直接変調動作が急 務とされている。これは VCSEL は活性層体積が従来の端面発光型に比べ極端に小さ く緩和振動周波数が高いので、変調帯域が大きいと考えられているためである。現在、 幹線系における大容量光通信として 40 Gbit/s が検討されているが、この光源には DFB レーザ、変調器、温度制御装置と高価な部品が並び、経済化の問題が浮上している。 このため変調器や温度制御無しで伝送可能な VCSEL は抜本的な低コスト化に寄与す ると期待されている。

次に VCSEL と他デバイスの組み合わせの可能性について述べる。VCSEL の高出力 化は端面反射率が高いため本質的に難しいとされているが、フォトニック結晶と組み 合わせると、大きな発光領域でも単一横モードが確保され²⁾、W級の光出力が得られ る可能性もある。フォトニック結晶は現在研究が活発に行われており、その機能も多 岐に渡りるため、VCSEL との整合性が良いことからも、今後新たなデバイスのアイデ ィアが生まれる可能性は高いと思われる。その他の組み合わせとしては、VCSEL と近 接場光学を用いて高密度、大容量メモリー媒体からのピックアップ用光源も検討され ている³。これは平面に微小な開口径を作りやすい VCSEL の構造が作製上適している ためである。 最後に2次元アレーの応用の展望について述べる。現在2次元アレーで特に有望視 されているのはプリンター応用であるが、これ以外にも多くの応用範囲が考えられる。 本論文 2.6.4 項で示した ParaBit は、ボード間の超並列光コネクション用で ATM 交換 機への導入が検討されている⁴⁾。またチップ間の配線による処理速度制限を解決する ためチップ間の光インターコネクション用としても VCSELの導入の検討がなされる⁵⁾。 また光と電気を融合したプロセッサーも検討されており⁶⁾、ここに発光デバイスして VCSEL が有望視されている。また光情報処理の分野では VCSEL の2次元アレーを用 いて、平板マイクロレンズアレー等を用いた並列画像認識の実験が行われている⁷⁾。 これは将来の超高速並列光処理を目指した光コンピューティングを見据えたものであ る。

このように VCSEL は 0.85µm帯 VCSEL の成功に後押しされ、一段と世の性能要求 が高まりつつあり、今後、単一素子としても、2次元アレー素子としても大いに応用 発展が期待されるデバイスとなってきている。本論文が、こうした応用例に適応する ためのデバイス開発の一助となることを願いつつ、ここで筆を置くことにする。

【第7章 参考文献】

- 1) エレクトロニキャスト社、http://www.dri.co.jp/elecast/index.html
- 2) D. S. Song, Y. J. Lee, H. Choi, and Y. H. Lee, Appl. Phys. Lett., 82, 3182 (2003)
- 3) F. Koyama, K. Goto, and K. Iga, 3 rd OECC, 16D1-4, 532 (1998)
- 4) 桂浩輔、香川俊明、田中伸幸、松浦伸昭、安東泰博、NTT R&D, 48, 281 (1999)
- 5) 小柳光正、光学、28,7(1999)
- M. Kajita, K. Kasahara, T. J. Kim, D. T. Neilson, I. Ogura, I. Redmond and E. Schenfeld, Applied Optics, 37, 3746 (1998)
- 7) 片山健夫、宗高友貴、伊賀健一、光学、28,11 (1991)

謝辞

本論文をまとめるにあたり、懇切丁寧にご指導ならびにご助言を頂きました慶應義 塾大学理工学部 高橋 信一 助教授に謹んで感謝の意を表します。また、在学当時以来、 卒業後も常に懇切なるご指導と温かい激励を頂きましたことに対しまして、この機会 に改めて御礼申し上げます。

また、本論文に対して有益なご助言、ご教示を頂きました慶應義塾大学理工学部 小 原 實 教授、松本 智 教授、神成 文彦 教授、津田 裕之 助教授に重ねて謹んで感謝 の意を表します。

本研究は、筆者が日本電信電話株式会社光エレクトロニクス研究所、及びフォトニ クス研究所において行ったものをまとめたものであります。この間多くの方々にご指 導とご協力を頂きました。本研究の機会を与えて頂くとともに暖かいご指導、ご鞭撻 を頂いた元光エレクトロニクス研究所光素子研究部長、今村 義宏 氏(現 旭硝子株式 会社)、水谷 孝 教授(現 名古屋大学)、岩村 英俊 氏(現 NTTエレクトロニクス 株式会社)、元フォトニクス研究所先端光エレクトロニクス研究部長、三田地 成幸 教 授(現 東京工科大学)、伊藤 弘樹 氏(現 フォトニクス研究所企画担当部長)、湯本 潤 司 部長の方々に厚く御礼申し上げます。

また、元光エレクトロニクス研究所光素子研究部 光処理素子グループリーダー、黒 川 隆志 教授(現 東京農工大)には入社時から研究生活全般にわたりご指導、ご助言 を頂きました。元フォトニクス研究所 並列光処理グループリーダ、天野 主税 氏には 結晶成長について直接ご指導を頂き、また本研究成果をまとめるに際して貴重なご助 言を頂きました。ここに重ねて感謝の意を表します。

本研究の 0.85µmVCSEL の作製に当たっては、MOCVD 成長に関して、元光エレク トロニクス研究所 小濱 剛孝 氏(現 NTT 東日本株式会社)、フォトニクス研究所 舘 野 功太 研究主任、1.55µmVCSEL の作製に当たっては、MOCVD 成長に関して、元 光エレクトロニクス研究所 伊藤 義夫 氏(現 NTT エレクトロニクス株式会社)、フ ォトニクス研究所 岡本 浩 主任研究員、伊賀 龍三 主任研究員、岡本 稔 主任研究員、 作製プロセスに関して、フォトニクス研究所 岸 健志 主幹研究員、NTT アドバンス テクノロジー株式会社 米山 幸司 氏のご協力を頂きました。また、元光エレクトロニ クス研究所 若月 温 氏(現 NTT データ株式会社)、フォトニクス研究所 福島 誠司 主 任研究員には測定全般にわたりご助言を頂きました。そして、フリップチップの実装

155

では元 NTT 境界領域研究所 恒次 秀起 教授(現 松江工業高校専門学校)の全面的な 協力を得ました。ここに改めて感謝の意を表します。

また、日々の研究において御討論頂いた元フォトニクス研究所 香川 俊明 教授(現 湘南工科大)、植之原 裕行 助教授(現 東京工業大学)、フォトニクス研究所 田所 貴 志 主任研究員、松尾 慎治 主任研究員 竹ノ内 弘和 研究主任、そして元光処理素子 研究グループ、および並列光処理研究グループの皆さまに厚く御礼申し上げます。

最後に、本執筆中に他界した父と、論文をまとめるに際し激励してくれた母、協力 してくれた妻 一葉と娘 美音に感謝の意を表します。

本研究に関連する論文リスト

[本論文]

1. Y. Ohiso, Y. Kohama, and T. Kurokawa,

"0.85-µm Vertical-Cavity Surface-Emitting Laser Array Grown on GaAs and AlGaAs Substrate by Metal Organic Chemical Vapor Deposition," Jpn. J. Appl. Phys. Vol. 34 Part 1 No. 11, November 1995 pp. 6073-6078

- Y. Ohiso, C. Amano, Y. Itoh, H. Takenouchi, and T. Kurokawa, "Long-wavelength (1.55-μm) vertical-cavity lasers with InGaAsP/InP-GaAs/AlAs DBR's by wafer fusion," IEEE Journal of Quantum Electronics, Vol. 34 No. 10, October. 1998 pp. 1904 -1913
- Y. Ohiso and C. Amano,
 "Thin-film wafer fusion for buried-heterostructure InP-based lasers fabricated on a GaAs substrate," J. Appl. Phys. Vol. 34 No. 15, March 2000 pp. 2857-2866
- Y. Ohiso, H. Okamoto, R. Iga, K. Kishi, K. Tateno, and C. Amano, "1.55-µm Buried-Heterostructure VCSELs with InGaAsP/InP-GaAs/AlAs DBRs on a GaAs Substrate," IEEE Journal of Quantum Electronics, Vol. 37 No. 9, September. 2001 pp. 1194 -1202

[速報文]

- Y. Ohiso, Y. Kohama, and T. Kurokawa, "Thermal interference in a 0.85 μm 8 ¥ 8 two dimensional vertical-cavity surfaceemitting laser array," IEE Electronics Letters, Vol. 30 No. 18, September 1994 pp. 1491-1492
- Y. Ohiso, K. Tateno, Y. Kohama, A. Wakatsuki, H. Tsunetsugu, T. Kurokawa, "Flip-chip bonded 0.85-µm bottom-emitting vertical-cavity laser array on an AlGaAs substrate," IEEE Photonics Technology Letters, Vol. 8 No. 9, September. 1996 pp. 1115 -1117
- Y. Ohiso, C. Amano, Y. Itoh, K. Tateno, T. Tadokoro, H. Takenouchi, and T. Kurokawa,
 "1.55-μm vertical-cavity surface-emitting lasers with wafer-fused InGaAsP/InP-GaAs/AlAs DBRs," IEE Electronics Letters, Vol. 32 No. 16, August 1996 pp. 1483

 -1484
- 4. Y. Ohiso, R. Iga, K. Kishi, and C. Amano,
 "Thin-film wafer fusion fabrication technology for buried heterostructure InGaAsP/InP lasers on GaAs," IEE Electronics Letters, Vol. 35 No. 22 October. 1999 pp. 1955 -1957
- 5. Y. Ohiso, R. Iga, K. Kishi, and C. Amano, "Buried-heterostructure long-wavelength vertical-cavity surface-emitting lasers with

InGaAsP/InP-GaAs/AlAs DBRs," IEE Electronics Letters, Vol. 36 No. 1 January. 2000 pp. 39 -40

- 6. Y. Ohiso, H. Okamoto, R. Iga, K. Kishi, K. Tateno, C. Amano,
 "High Performance of 1.55-μm Buried Heterostructure Vertical-Cavity Surface-Emitting Lasers," IEEE Photonics Technology Letters, Vol. 13 No. 9, September. 2001 pp. 918 -920
- 7. Y. Ohiso, H. Okamoto, R. Iga, K. Kishi, K. Tateno, C. Amano,
 "Single Transverse Mode Operation of 1.55-µm Buried Heterostructure Vertical-Cavity Surface-Emitting Lasers," IEEE Photonics Technology Letters, Vol. 14 No. 6 June. 2002 pp. 738 -740

[邦文]

- 1. 大礒義孝 岡本 浩 伊賀龍三 岸 健志 天野主税
- 「1.55µm帯埋込み面発光レーザ」オプトロニクス 2002 1 月号 No.241 pp. 105-110 (オプトロニクス社)

[国際会議]

1. Y. Ohiso, Y. Kohama, and T. Kurokawa,

"8 ¥ 8 Vertical-cavity surface emitting Laser diode Arrays grown on GaAs and AlGaAs substrate by MOCVD," Fifith Optoelectronics Conference OEC'94 Chiba July 1994 14D3-2 pp.220-221

- Y. Ohiso,, K. Tateno, Y. Kohama, and T. Kurokawa, "Improvement of 0.85-μm Vertical-cavity Surface-emitting Laser on an AlGaAs substrate", 13th Semiconductor Laser Symposium (International), Kanagawa March 1996 pp.2
- Y. Ohiso, K. Tateno, Y. Kohama, H. Tsunetsugu, and T. Kurokawa, "Flip-chip bonded 0.85-μm Vertical-cavity Surface-emitting laser array using an AlGaAs substrate", International Conference on Integrated Photonics Research, Boston April-May 1996 IWD3 pp. 482 -485
- Y. Ohiso, H. Okamoto, R. Iga, K. Kishi, K. Tateno, and C. Amano, "Low Threshold (380 μA) and Single Transverse Mode Operation of 1.55-μm BH Vertical-Cavity Surface -Emitting Lasers, "Conference on Lasers and Electro-optics CLEO 2001, Baltimore May 2001 CPD14
- 5. Y. Ohiso, H. Okamoto, R. Iga, K. Kishi, and C. Amano,
 "Single Transverse Mode Operation of 1.55-µm BH Vertical-Cavity Surface-Emitting Lasers," IPRM 2002 Stockholm May 2002 A3-2
- (Invited) Y. Ohiso, H. Okamoto, R. Iga, K. Kishi, and C. Amano, "Single Transverse Mode Operation of 1.55-µm BH VCSELs," Solid State Devices and Materials (ssdm) 2002 Nagoya September 2002 G-3-1 334

7. (Invited) Y. Ohiso, T. Kagawa, H. Uenohara, K. Tateno, O. Tadanaga, and C. Amano,
"Application of 0.85 μm and Fabrication Technology of 1.55 μm VCSELs", COST 268 meeting, Cork (Ireland) March 2000

[国内研究会]

- 大礒義孝、天野主税、伊藤義夫、竹ノ内弘和、舘野功太、田所貴志、黒川隆志 「Wafer fusion を用いた 1.55µm 帯面発光レーザ」 信学技報 LQE96-146 1997 pp19-24
- (招待講演)大礒義孝、岡本 浩、伊賀龍三、岸 健志、天野主税 「1.55µm帯埋込み面発光レーザ」 信学技報 LQE2001-144 2002 pp46-54
- 3. (招待講演)大礒義孝、

「VCSELの最新動向」 第 15 回 OPT (Optical Packaging Technology) 公開研究会 光回路実装技術研究会 2002

[国内会議]

1. 大礒義孝 岡本 稔 須郷 満 小濱剛孝 田所貴志 黒川隆志

「Si基板上のInGaAsP/InP DBR特性」第40回春季応用物理学会学術講演会 29p-c-8 1993 pp. 1029

2. 大礒義孝 小濱剛孝 福島誠治 黒川隆志

「MOCVD 法による GaAs 系 8 × 8 面発光レーザアレイ」第 41 回春季応用物理学会学術講 演会 31p-K-8 1994 pp.1061

3. 大礒義孝 小濱剛孝 福島誠治 黒川隆志

「MOCVD 法による AlGaAs 基板上の面発光レーザ」第 55 回秋季応用物理学会学術講演会 22p-S-8 1994 pp. 976

4. 大礒義孝 伊藤義夫 黒川隆志

「GaAs 基板上 1.3µmLD の貼り合わせ条件依存性」第 56 回秋季応用物理学会学術講演会 28p-ZF-18 1995 pp. 300

5. 大礒義孝 舘野功太 小濱剛孝 黒川隆志

「AlGaAs 基板上 0.85µm帯面発光レーザの特性改善」第 43 回春季応用物理学会学術講演 会 26p-C-8 1996 pp. 1027

6. 大礒義孝 天野主税 伊藤義夫 舘野功太 田所貴志 竹ノ内弘和 黒川隆志 「InGaAsP/InP-GaAs/AIAs DBR を有する長波長帯面発光レーザ」第 57 回秋季応用物理学会 学術講演会 7p-KH-8 1996 pp. 925

7. 大礒義孝 天野主税

「エピタキシャルリフトオフ法による貼り合わせ InP/GaAs 特性」第 59 回秋季応用物理学 会学術講演会 17p-YE-13 1998 pp.275

8. 大礒義孝 伊賀龍三 岸 健志 天野主税

「薄膜化 wafer-fusion 法を用いた GaAs 基板上埋込 InP レーザ」第 60 回秋季応用物理学会 学術講演会 3a-ZE-17 1999 pp.972

9. 大礒義孝 伊賀龍三 岸 健志 天野主税

「薄膜化 wafer-fusion 法を用いた埋込み長波長帯面発光レーザ」第 47 回春季応用物理学会 学術講演会 29p-N-17 2000 pp.1152

10. 大礒義孝 岡本 浩 伊賀龍三 岸 健志 舘野功太 天野主税 「1.55µm帯埋込み面発光レーザの低閾値電流・単一横モード動作」第 62 回秋季応用物理 学会学術講演会 14p-B-8 2001 pp.873

[その他]

1. 大礒義孝(東京会場)

レーザ学会主催「面発光レーザとその応用」レーザセミナー '97 (技術コース) 講師

[共著論文]

- Y. Kohama, Y. Ohiso, K. Tateno, C. Amano, and T. Kurokawa, "MOCVD growth on AlGaAs substrate," J. Cryst. Growth, Vol. 145 No. 1, 1994 pp.970 -971
- 2. Y. Kohama, Y. Ohiso, S. Fukushima, and T. Kurokawa,
 "8 ¥ 8 independently addressable vertical-cavity surface emitting laser diode arrays grown by MOCVD," IEEE Photonics Technology Letters, Vol. 6 No. 8, August 1994 pp. 918 -920
- Y. Kohama, C. Amano, Y. Ohiso, and T. Kurokawa, "Using Carbon Tetrachloride for Carbon Doping AlxGa1-xAs Grown by Metalorganic Chemical Vapor Deposition," Jpn. J. Appl. Phys. Vol. 34 Part 1 July 1995 pp. 3504 -3505
- 4. Y. Kohama, Y. Ohiso, K. Tateno, and T. Kurokawa,
 "0.85-µm vertical-cavity surface-emitting laser diode arrays grown on p-type GaAs substrate," IEEE Photonics Technology Letters, Vol. 9 No. 3, March 1997 pp. 280 281
- 5. S. Matsuo, T. Nakahara, Y. Kohama, Y. Ohiso, S. Fukushima, and T. Kurokawa,

"Monolithically integrated photonic switching device using an MSM PD, MESFETs, and a VCSEL, " IEEE Photonics Technology Letters, Vol. 7 No. 10, October 1995 pp. 1165 -1167

- 6. S. Matsuo, T. Nakahara, Y. Kohama, Y. Ohiso, S. Fukushima, and T. Kurokawa, "A monolithically integrated smart pixel using an MSM-PD, MESFET's, and a VCSEL," IEEE Journal on Selected Topics in Quantum Electronics, Vol. 2 No. 1 April 1996 pp. 121 -1273.
- H. Takenouchi, T. Kagawa, Y. Ohiso, T. Tadokoro, and T. Kurokawa, "Laterally oxidised InAlAs-oxide/InP distributed Bragg reflectors", IEE Electronics Letters, Vol. 32 No. 18, August. 1996 pp. 1671
- K. Tateno, Y. Ohiso, C. Amano and T. Kurokawa, "Growth of vertical-cavity surface-emitting laser structures on GaAs (311)B substrate by metalorganic chemical vapor deposition", Appl. Phys Letters, Vol. 70 No. 25, June. 1997 pp. 3395-3397
- T. E. Sale, C. Amano, Y. Ohiso, and T. Kurokawa, "Using strained (AlxGa1-x)yIn1-yAsZP1-Z system materials to improve the performance of 850 nm surface-and edge-emitting lasers", Appl. Phys Letters, Vol. 71 No. 8, August. 1997 pp. 1002-1004
- C. Amano, K. Tateno, H. Takenouchi, and Y. Ohiso, "MOVPE growth of C-doped GaAs/AlAs DBRs for wafer fusion", J. Cryst. Growth, Vol. 193 No. 8, 1998 pp. 460-469
- 11. T. Kurokawa, S. Matsuo, T. Nakahara, K. Tateno, Y. Ohiso, A. Wakatsuki, and T. Tsuda,

"Design approachs for VCSEL's and VCSEL-based smart pexels toward parallel optoelectronic processing systems", Applied Optics vol. 37 1998 194-204

- 12. H. Uenohara, K. Tateno, T. Kagawa, Y. Ohiso, H. Tsuda, T. Kurokawa, and C. Amano,
 "Investigation of data transmission characteristics of polarisation-controlled 850 nm GaAs-based VCSELs grown on (311)B substrates ", IEE Electronics Letters, Vol. 35 No. 1, January . 1999 pp. 45 -46
- 13. H. Uenohara, K. Tateno, T. Kagawa, Y. Ohiso, H. Tsuda, T. Kurokawa, and C. Amano,
 "Polarization-controlled 850-nm-wavelength vertical-cavity surface-emitting lasers grown on [311]B substrates by metal-organic chemical vapor deposition", IEEE Journal on Selected Topics in Quantum Electronics, Vol. 5 No. 3, June 1999 pp. 537 -545
- 14. H. Uenohara, K. Tateno, T. Kagawa, Y. Ohiso, H. Tsuda, T. Kurokawa, and C.

Amano,

"Investigation of dynamic polarization stability of 850-nm GaAs-based verticalcavitysurface-emitting lasers grown on [311]B and [100] substrates," IEEE Photonics Technology Letters, Vol. 11 No. 4, April 1999 pp. 400 -402

[共著の国際会議]

- Y. Kohama, Y. Ohiso, C. Amano, and T. Kurokawa, "0.85-µm 8¥8 Bottom-Surface-Emitting Laser Diode Arrays Grown on AlGaAs Substrates by MOCVD," International Symposium on Compound Semiconductor, September 1994 San Diego pp.559-562
- 2. T. E. Sale, Y. Ohiso, C. Amano and T. Kurokawa,
 "Comparison of Quantum Well Designs for Near Infra-red (850nm) Semiconductor Lasers, "International Conference on Integrated Photonics Research, April-May 1996 Boston ItuA6 pp. 258 -261
- (Invited) C. Amano, Y. Itoh, Y. Ohiso, H. Takenouchi, T. Tadokoro, and T. Kurokawa,
 "MOVPE growth of InGaAsP/InP-based vertical cavity structures for wafer-fused VCSELs," International Conference on Indium Phosphide and Related Materials 1997 1997(IPRM'97), TuD1 pp. 424 -427
- 4. K. Tateno, Y. Ohiso, C. Amano, A. Wakatsuki, and T. Kurokawa, "A 0.85-µm VCSEL array on a GaAs(311)B substarte grown by MOCVD," 2nd. OECC Seoul, 1997 pp. 192 -193
- 5. (Invited) T. Kagawa, Y. Ohiso, K. Tateno, O. Tadanaga, H. Uenobara, and C. Amano,
 "850-nm VCSEL arrays for optical interconnection and transmission applications," Lasers and Electro-Optics Society 2000 Annual Meeting. LEOS 2000. 13th Annual Meeting. IEEE, Vol. 2, 2000 pp. 800-801
- 6. C. Amano, T. Kagawa, H. Uenohara, K. Tateno, O. Tadanaga, T. Nakahara, H. Tsuda, and, Y. Ohiso,
 "Recent activities for VCSELs and related studies in NTT Labs," International Symposium on Ultra-Parallel Optoelectronics, February 2000, Kawasaki pp. 45-46
- 7. (Invited) C. Amano, T. Kagawa, H. Uenohara, K. Tateno, O. Tadanaga, T. Nakahara, H. Tsuda, and, Y. Ohiso,
 "Recent results of 850- & 1550 nm VCSELs studies in NTT Labs," Summer School and European Optical Society Topical Meeting on Semiconductor Microcavity Photonics October 2000 Symposium on Ultra-Parallel Optoelectronics, February 2000, Centro Stefano Franscini
- 8. S. Matsuo, Y. Ohiso, K. Tateno, T. Segawa, M. Kohtoku, S. Oku,"A high-speed tunable optical filter using a semiconductor doublr-ring resonator,"

IPRM May 2002 A7-2

[共著邦文]

1. 天野主税 大礒義孝 岡本 浩 伊賀龍三 岸 健志 「光通信波長帯面発光半導体レーザ」NTT R&D 2002 1月号 Vol. 51 pp. 59-67