

# 主 論 文 要 旨

報告番号	甲 乙 第 号	氏 名	辻 聡
<p>主 論 文 題 目 :</p> <p>メモリスロット装着型ネットワークインタフェースにおける 低遅延通信機構に関する研究</p>			
<p>(内容の要旨)</p> <p>近年、汎用のパーソナルコンピュータ (PC)を多数、相互に接続したPCクラスタが高性能計算機の主流となっている。PCクラスタにおいて、PC間のインターコネクにはGigabit Ethernetのような汎用的なネットワークのほか、MyrinetやQsNET, InfiniBandといった専用のネットワークが用いられる。</p> <p>こういったインターコネクのネットワークインタフェースはPCの汎用I/Oバスに装着されるが、長い間32bit/33MHzのPCIバスがPCにおける汎用I/Oバスのデファクトスタンダードであった。32bit/33MHz PCIバスの最大スループットは132MByte/sと、インターコネクのスループットが数百MByte/sに達していたことを考えると非常に低い値であった。サーバやワークステーションには64bit幅のPCIバスやPCIバスの上位規格であるPCI-Xバスが搭載されており、I/Oバスの性能は高かった。しかし、PCに比べると高コストであるため、これらを用いてPCクラスタを構築するとPCクラスタの利点の1つであるコストパフォーマンスの高さが損なわれてしまう。</p> <p>一方、PCに搭載されているメモリバスはホストプロセッサの性能向上に追随する必要があることから、汎用I/Oバスよりもスループット、アクセスレイテンシの面で性能が高く、また、性能向上率も良いという利点がある。このことから、メモリスロットに装着するネットワークインタフェースであるMEMOnetが1999年に提案された。本研究ではDIMMスロットに装着するMEMOnetであるDIMMnetを用いて、低レイテンシかつ高スループットな通信を実現することを目的とする。</p> <p>本研究で用いたDIMMnetは第二世代目のDIMMnet-2である。DIMMnet-2はPCのDDR-SDRAMスロットに装着する。本研究ではコントローラにXilinx社のFPGAであるVirtex-II Proを搭載した試作基板を対象に、ネットワークインタフェースコントローラ的设计、及び実装を行い、基本通信性能の評価を行った。試作基板にはFPGAのほかに2枚のDDR SO-DIMMやIEEE 10GBASE-CX4コネクタが搭載されており、このコネクタとFPGA内蔵の高速シリアルトランシーバを用いることで、InfiniBand (4X : 10Gbps)のネットワークに接続することを可能にしている。</p> <p>本実装では通信処理やメモリアクセスなどのDIMMnet-2で実行されるすべての処理をハードワイヤードで実現し、ソフトウェアによる処理を介在させないことで通信性能の向上を達成している。DIMMnet-2に搭載した低遅延通信機構であるBOTF (Block On-The-Fly)の評価の結果、片方向の最小の通信遅延が0.632usであった。また、BOTFはPIO (Programmed I/O)による通信ながら、BOTFを連続して実行することで、片方向で631.11MByte/s、双方向で1163.70MByte/sという高いスループットを達成した。これらの値は冒頭で述べたPCクラスタ専用のインターコネクに匹敵する性能である。これらの評価を通し、メモリスロットを利用することで低コストな汎用PCにおいても高い通信性能を得られることを示した。</p> <p>さらに、MPI (Message Passing Interface)に代表されるメッセージ通信を支援するためのメッセージ“受信”機構であるIPUSH (Indirect PUSH)やLHS (Limited-length Head Separation)の提案、及び実装を行った。これらの受信機構の評価を行い、メッセージ通信時における受信バッファの利用の効率化やメッセージタグの比較のオーバーヘッドが削減可能であることを示した。これらは汎用I/Oバスに装着する一般的なインターコネクに対しても適用可能であり、メッセージ通信を用いるシステムにおいて性能向上が期待できる。</p>			