チップ間リンク不規則化を考慮した3D-NoCトポロジの最適化
| dc.contributor.advisor | 天野, 英晴 / 教授 | |
| dc.contributor.author | NAKAHARA, HIROSHI / 中原, 浩 | |
| dc.date.accessioned | 2017-10-20T01:24:02Z | |
| dc.date.available | 2017-10-20T01:24:02Z | |
| dc.date.issued | 2017-03-23 | |
| dc.description | 修士（工学）, 2016, 開放環境科学専攻 | |
| dc.identifier.uri | /sigma_local/handle/10721/10123 | |
| dc.publisher | 慶應義塾大学理工学研究科 | |
| dc.subject | Network on chip | ja |
| dc.subject | 三次元チップ積層 | ja |
| dc.subject | 最適化 | ja |
| dc.subject | Network on chip | en |
| dc.subject | 3D chip stacking | en |
| dc.subject | Optimization | en |
| dc.title | チップ間リンク不規則化を考慮した3D-NoCトポロジの最適化 | |
| dc.title.alternative | 3D-NoC Topology Optimization with the Irregularity of Inner- and Inter-Chip Links | |
| dc.type | 学位論文 |