RISC-V CPUおよびSLM再構成ロジックを混載した「SLMLET」の消費電力量削減に関する研究
| dc.contributor.advisor | 天野, 英晴 / 教授 | |
| dc.contributor.author | YANAI, YOSUKE / 矢内, 洋祐 | |
| dc.date.accessioned | 2024-05-20T05:42:45Z | |
| dc.date.available | 2024-05-20T05:42:45Z | |
| dc.date.issued | 2023-09-05 | |
| dc.description | 修士（工学）, 2023, 開放環境科学専攻 | |
| dc.identifier.uri | /sigma_local/handle/10721/14720 | |
| dc.language | ja | |
| dc.publisher | 慶應義塾大学理工学研究科 | |
| dc.subject | 混載SoC | ja |
| dc.subject | RISC-V | ja |
| dc.subject | eFPGA | ja |
| dc.subject | IoT | ja |
| dc.subject | Mixed SoC | en |
| dc.subject | RISC-V | en |
| dc.subject | eFPGA | en |
| dc.subject | IoT | en |
| dc.title | RISC-V CPUおよびSLM再構成ロジックを混載した「SLMLET」の消費電力量削減に関する研究 | |
| dc.title.alternative | Study on Reducing Power Consumption of SLMLET Mixed SoC | |
| dc.type | 学位論文 |