40Gb/sシリアルリンク用2.5GHz CMOSクロック・データ再生回路
| dc.contributor.author | Mizutani, Yuma / 水谷, 裕万 | |
| dc.date.accessioned | 2014-05-16T01:07:07Z | |
| dc.date.available | 2014-05-16T01:07:07Z | |
| dc.date.issued | 2006-03-23 | |
| dc.description | 修士（工学）, 2005, 総合デザイン工学専攻 | |
| dc.identifier.uri | /sigma_local/handle/10721/2532 | |
| dc.publisher | 慶應義塾大学理工学研究科 | |
| dc.subject | CDR | ja |
| dc.subject | シリアルリンク | ja |
| dc.subject | 40Gb/s | ja |
| dc.subject | CDR | en |
| dc.subject | Serial Link | en |
| dc.subject | 40Gb/s | en |
| dc.title | 40Gb/sシリアルリンク用2.5GHz CMOSクロック・データ再生回路 | en_US |
| dc.title.alternative | A 2.5GHz CMOS Clock and Data Recovery Circuit for 40Gb/s Serial Link | en_US |
| dc.type | 学位論文 |