スイッチ結合型マルチプロセッサのキャッシュ制御機構に関する研究
| dc.contributor.author | Midorikawa, Takashi / 緑川, 隆 | en_US |
| dc.date.accessioned | 2014-05-09T07:07:28Z | |
| dc.date.available | 2014-05-09T07:07:28Z | |
| dc.date.issued | 2005-05-25 | en_US |
| dc.description | 博士（工学）, 2005, 開放環境科学専攻 | en_US |
| dc.identifier.uri | http://iroha.scitech.lib.keio.ac.jp:8080/sigma/handle/10721/2001 | |
| dc.language | jpn | en_US |
| dc.publisher | 慶應義塾大学理工学研究科 | en_US |
| dc.subject | マルチプロセッサ | ja |
| dc.subject | 多段結合網 | ja |
| dc.subject | キャッシュコヒーレンス | ja |
| dc.subject | Multiprocessor | en |
| dc.subject | Multistage Interconnection Network | en |
| dc.subject | Cache coherence | en |
| dc.title | スイッチ結合型マルチプロセッサのキャッシュ制御機構に関する研究 | en_US |
| dc.title.alternative | Suitchi ketsugogata maruchipurosessa no kyasshu seigyo kiko ni kansuru kenkyu | en_US |
| dc.type | 学位論文 | en_US |