0.35μm CMOSプロセスによる基板ノイズ評価テストチップの設計および計測
Loading...
Date
2006-03-23
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
慶應義塾大学理工学研究科
Abstract
Description
修士（工学）, 2005, 総合デザイン工学専攻
Keywords
Substrate noise, LSI, mixed-signal circuits, integrated circuit, supply nois, 基板雑音, LSI, 混載回路, 電源雑音