0.35μm CMOSプロセスによる基板ノイズ評価テストチップの設計および計測
| dc.contributor.author | Nishiyama, Shigeki / 西山, 茂樹 | |
| dc.date.accessioned | 2014-05-16T01:06:53Z | |
| dc.date.available | 2014-05-16T01:06:53Z | |
| dc.date.issued | 2006-03-23 | |
| dc.description | 修士（工学）, 2005, 総合デザイン工学専攻 | |
| dc.identifier.uri | http://iroha.scitech.lib.keio.ac.jp:8080/sigma_local/handle/10721/2301 | |
| dc.language | ja | |
| dc.publisher | 慶應義塾大学理工学研究科 | |
| dc.subject | Substrate noise | en |
| dc.subject | LSI | en |
| dc.subject | mixed-signal circuits | en |
| dc.subject | integrated circuit | en |
| dc.subject | supply nois | en |
| dc.subject | 基板雑音 | ja |
| dc.subject | LSI | ja |
| dc.subject | 混載回路 | ja |
| dc.subject | 電源雑音 | ja |
| dc.title | 0.35μm CMOSプロセスによる基板ノイズ評価テストチップの設計および計測 | en_US |
| dc.title.alternative | Design and Measurements of the Test Chip for Substrate Noise Evaluation in 0.35μm CMOS | en_US |
| dc.type | 学位論文 |