0.18μmCMOSテクノロジによるパッチクランプシステム用補償回路の設計
No Thumbnail Available
Date
2013-03-23
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
慶應義塾大学理工学研究科
Abstract
Description
修士（工学）, 2012, 総合デザイン工学専攻
Keywords
ブレインマシンインターフェース, パッチクランプ, 補償回路, CMOS, Brain Machine Interface, Patch Clamp, Compensation Circuits, CMOS