0.18μmCMOSテクノロジによるパッチクランプシステム用補償回路の設計
| dc.contributor.advisor | 中野, 誠彦 / 准教授 | |
| dc.contributor.author | ONO, RYUICHI / 大野, 隆一 | |
| dc.date.accessioned | 2014-05-16T01:17:24Z | |
| dc.date.available | 2014-05-16T01:17:24Z | |
| dc.date.issued | 2013-03-23 | |
| dc.description | 修士（工学）, 2012, 総合デザイン工学専攻 | |
| dc.identifier.uri | http://iroha.scitech.lib.keio.ac.jp:8080/sigma_local/handle/10721/6743 | |
| dc.publisher | 慶應義塾大学理工学研究科 | |
| dc.subject | ブレインマシンインターフェース | ja |
| dc.subject | パッチクランプ | ja |
| dc.subject | 補償回路 | ja |
| dc.subject | CMOS | ja |
| dc.subject | Brain Machine Interface | en |
| dc.subject | Patch Clamp | en |
| dc.subject | Compensation Circuits | en |
| dc.subject | CMOS | en |
| dc.title | 0.18μmCMOSテクノロジによるパッチクランプシステム用補償回路の設計 | |
| dc.title.alternative | A Design of Compensation Circuits for Patch Clamp System by 0.18μm CMOS Technology | |
| dc.type | 学位論文 |